“北京忆芯科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果148个，建议您升级VIP下载更多相关专利

[发明专利]NVMe门铃处理方法及其装置-CN201510997494.X有效
发明人：徐晓画;汤峰 -专利权人： 北京忆芯科技有限公司
申请日： 2015-12-25 - 公布日： 2020-08-28 - 主分类号： G06F11/30 文献下载
摘要：本发明公开了命令队列监控电路和数据交换方法。其中，命令队列监控电路包括：状态寄存器，状态寄存器存储有对应于命令队列的状态位；监控电路，监控电路耦合到存储器，监控电路用于读取存储器的预定地址范围存储的命令队列的队首指针与队尾指针，并判断命令队列的队首指针与队尾指针是否相同，以及在判断一个或多个命令队列的队首指针与队尾指针不同时，将状态寄存器中对应于一个或多个命令队列的状态位置位。根据本发明实施例的命令队列监控电路，能够减小存储设备中处理器的负担，提高数据交换的效率。
nvme 门铃处理方法及其装置

[实用新型]基于闪存的计算加速系统和基于FPGA的计算加速系统-CN201922500573.1有效
发明人：黄好城;贾舒;孙唐;何振;郑宏亮 -专利权人： 北京忆芯科技有限公司
申请日： 2019-12-31 - 公布日： 2020-08-25 - 主分类号： G06F15/76 文献下载
摘要：本申请提供了一种基于闪存的计算加速系统和基于FPGA的计算加速系统，基于闪存的计算加速系统包括主板、处理器、闪存控制器和闪存芯片，其中，所述处理器集成于所述主板，所述主板设置有第一插槽，所述闪存控制器和所述闪存芯片被设置于PCB板，所述闪存控制器包括PCIe接口，通过所述PCIe接口经由所述第一插槽耦合到所述处理器。本申请提供了应用于大型存储系统的两种简单的实现方式，利用价格低、性能一般的硬件组成计算加速系统，从而解决现有技术中大型存储系统的实现难度高及成本高的技术问题。
基于闪存计算加速系统 fpga

[发明专利]SM4/AES双模加密电路-CN202010285739.7在审
发明人：黄好城;张苏敏;王祎磊;周鹏飞;刘传杰;涂友刚;兰彤 -专利权人：北京芯讯信安科技有限公司;北京忆芯科技有限公司
申请日： 2020-04-13 - 公布日： 2020-08-07 - 主分类号： H04L9/14 文献下载
摘要：本申请涉及SM4/AES双模加密电路，包括第一组多个选择器、多个查表单元、第二组多个选择器、第三组多个选择器、多个异或单元与多个合并移位单元；第一组多个选择器的每个的输出耦合到多个查表单元之一的输入；多个查表单元的每个的输出耦合到第二组多个选择器之一的第一输入；多个合并移位单元的每个的输出耦合到第二组多个选择器的子组之一的选择器的第二输入，其中第二组多个选择器包括多个子组，每个子组包括相同数量的选择器；多个合并移位单元的每个的输出还耦合第三组多个选择器之一的第二输入；第二组多个选择器的每个子组的每个选择器的输出，耦合到多个异或单元之一的输入。
sm4 aes 双模加密电路

[发明专利]通过代理进行队列通信的方法与装置-CN201710213679.6有效
发明人：徐晓画;蔡金池;沈飞 -专利权人： 北京忆芯科技有限公司
申请日： 2017-04-01 - 公布日： 2020-06-30 - 主分类号： G06F9/54 文献下载
摘要：本申请提出一种通过代理进行队列通信的方法与装置，涉及集成电路技术领域。所公开的代理，包括第一仲裁器、第一译码器、第二仲裁器、第二译码器、队列TX模块和队列RX模块，第一仲裁器将队列TX模块与队列RX模块耦合到消息总线；第一译码器将消息总线耦合到队列TX模块与队列RX模块；第二仲裁器将队列TX模块与队列RX模块耦合到第二消息总线；第二译码器将第二消息总线耦合到队列TX模块与队列RX模块。本申请用于降低片上系统的各组件之间的复杂度，提升消息交换的处理效率。
通过代理进行队列通信方法装置

[发明专利]NVM存储介质模拟器-CN201811544317.6在审
发明人：谢进伟;贾舒;程雪 -专利权人： 北京忆芯科技有限公司
申请日： 2018-12-17 - 公布日： 2020-06-23 - 主分类号： G06F9/455 文献下载
摘要：本申请涉及存储技术，涉及用软件模拟NVM存储介质的NVM存储介质模拟器。本申请提供一种NVM存储介质模拟方法，包括：响应于获取遵循NVM芯片接口协议的第一命令；若所述第一命令是合法的写命令，根据第一命令访问的物理地址获取对应的第一虚拟块；获取为第一虚拟块提供存储空间的第一缓存单元或第一数据文件单元；以及将第一命令对应的数据写入第一缓存单元或第一数据文件单元。
nvm 存储介质模拟器

[实用新型]基于晶圆到晶圆键合的芯片与集成电路产品-CN202020748481.5有效
发明人：陈绕所 -专利权人： 北京忆芯科技有限公司
申请日： 2020-05-09 - 公布日： 2020-06-23 - 主分类号： H01L21/18 文献下载
摘要：基于晶圆到晶圆键合的芯片与集成电路产品。所提供的芯片，包括通过晶圆键合而耦合的第一晶圆和第二晶圆；第一晶圆和第二晶圆相对的表面以相同的排布图案均匀设置有凸点；第一晶圆和第二晶圆的电路通过各自的引脚层的引脚引出信号，且第一晶圆的引脚层上的引脚同第二晶圆的引脚层上的对应引脚呈镜像布置；第一晶圆的引脚连接第一晶圆的凸点，第二晶圆的引脚连接第二晶圆的凸点，第一晶圆的凸点同第二晶圆对应位置的凸点相接触以形成电连接。
基于晶圆到晶圆键合芯片集成电路产品

[发明专利]基于资源分配优化的命令处理方法-CN201811346359.9在审
发明人：张泽;王祎磊;黄好城;何振;刘传杰 -专利权人： 北京忆芯科技有限公司
申请日： 2018-11-13 - 公布日： 2020-05-19 - 主分类号： G06F9/50 文献下载
摘要：本申请公开了基于资源分配优化的命令处理方法。所公开的命令处理方法包括如下步骤：响应于收到第一命令，使用第一组的资源处理第一命令；响应于收到第二命令，使用第二组的资源处理第二命令；其中，资源被分配给第一组与第二组，被分配给第一组的资源数量不超过指定阈值。
基于资源分配优化命令处理方法

[发明专利]队列交换信息的方法及系统-CN201911415907.3在审
发明人：黄好城;王祎磊;伍德斌;兰彤 -专利权人： 北京忆芯科技有限公司
申请日： 2017-06-15 - 公布日： 2020-05-15 - 主分类号： G06F9/54 文献下载
摘要：本申请公开了队列交换信息的方法及系统。公开的通过队列交换信息的方法包括：第一生产者将第一消息写入队列；第一消费者从队列获取第一消息；第一消费者将第一消息的处理结果写入队列内的第一消息；其中，第一消息的处理结果形成第二消息；第二消费者从队列获取第二消息。本申请的存储器中的单一队列，既用于第一生产者向第一消费者提交第一信息，也用于第一消费者向第二消费者提交第二信息，从而降低了对存储器的存储空间的需求。
队列交换信息方法系统

[发明专利]多通道并行译码器及其译码方法-CN201811313776.3在审
发明人：高百通 -专利权人： 北京忆芯科技有限公司
申请日： 2018-11-06 - 公布日： 2020-05-12 - 主分类号： H03M13/11 文献下载
摘要：本申请公开了一种多通道并行译码器及其译码方法，涉及信息编解码技术。本申请的主要技术方案为：译码器，包括：分离单元、软判决数据缓存、硬判决数据缓存和译码单元；分离单元，将软判决数据存储在软判决缓存中，以及将硬判决数据存储在硬判决缓存中；译码单元，对硬判决缓存中的硬判决数据进行硬判决译码，或对软判决缓存中的软判决数据进行软判决译码。采用本申请提供的多通道并行处理译码架构，提高了存储控制器的LDPC译码效率。
通道并行译码器及其译码方法

[发明专利]一种NVMe协议命令处理方法、装置及系统-CN201610505459.6有效
发明人：汤峰 -专利权人： 北京忆芯科技有限公司
申请日： 2016-06-30 - 公布日： 2020-04-07 - 主分类号： G06F13/42 文献下载
摘要：公开了NVMe协议命令处理方法、装置及系统。所公开的实施例提供了在终端设备中处理NVMe协议命令的方法、装置及系统，在处理NVMe协议命令的过程中，一个NVMe协议命令对应于一个命令ID，一个命令ID对应于一个缓存区域，第一控制器通过第一队列和第三队列，将处理NVMe协议命令所需的指令发送至第二控制器，第二控制器通过第二队列和第四队列，将处理NVMe协议命令所需的指令发送至第一控制器，第一控制器和第二控制器根据所述命令ID，从所述命令ID对应的缓存区域获取处理NVMe协议命令所需的信息，从而实现终端设备中处理NVMe协议命令。
一种 nvme 协议命令处理方法装置系统

[发明专利]通过队列交换信息的方法和处理队列的系统-CN201710451236.0有效
发明人：黄好城;王祎磊;伍德斌;兰彤 -专利权人： 北京忆芯科技有限公司
申请日： 2017-06-15 - 公布日： 2020-02-07 - 主分类号： G06F9/54 文献下载
摘要：本申请公开了通过队列交换信息的方法和处理队列的系统。公开的通过队列交换信息的方法包括：第一生产者将第一消息写入队列；第一消费者从队列获取第一消息；第一消费者将第一消息的处理结果写入队列内的第一消息；其中，第一消息的处理结果形成第二消息；第二消费者从队列获取第二消息。本申请的存储器中的单一队列，既用于第一生产者向第一消费者提交第一信息，也用于第一消费者向第二消费者提交第二信息，从而降低了对存储器的存储空间的需求。
队列交换信息存储器处理队列队列获取写入存储空间申请

[发明专利]全交织SRAM控制器-CN201610512930.4有效
发明人：徐晓画 -专利权人： 北京忆芯科技有限公司
申请日： 2016-07-01 - 公布日： 2020-02-07 - 主分类号： G06F13/16 文献下载
摘要：本发明公开了全交织SRAM控制器。所公开的SRAM控制器包括多个总线接口以及多个SRAM接口；每个总线接口通过总线网络直接耦合到一个主设备上，每个总线接口耦合到所有SRAM接口的每个；每个SRAM接口耦合到所有总线接口的每个，且耦合到一个SRAM；总线接口从总线网络接收主设备发出的SRAM访问请求，根据SRAM访问请求中指定的地址将SRAM访问请求发送给对应的SRAM接口；SRAM接口响应于一个或多个SRAM访问请求，选择一个SRAM访问请求，并根据该SRAM访问请求访问SRAM。
交织 sram 控制器

[发明专利]电子设备及其DMA命令处理方法-CN201710451238.X有效
发明人：黄好城;王祎磊;伍德斌;兰彤 -专利权人： 北京忆芯科技有限公司
申请日： 2017-06-15 - 公布日： 2019-11-26 - 主分类号： G06F13/16 文献下载
摘要：本申请公开了电子设备及其DMA命令处理方法。公开的电子设备包括直接存储器访问加速器，直接存储器访问加速器将中央处理器提供的数据包转换为直接存储器访问命令并写入存储器；以及获取存储器中的直接存储器访问命令的执行结果；直接存储器访问模块依据从存储器获取的直接存储器访问命令发起直接存储器访问传输，并将直接存储器访问命令的执行结果写入存储器；电子设备通过物理层模块同电子设备的外部设备通信。本申请的DMA加速器替代CPU与存储器进行交互，大大减轻了CPU的负载，加快了DMA命令的处理速度。
直接存储器访问电子设备存储器加速器直接存储器访问模块结果写入存储器外部设备通信数据包转换物理层模块中央处理器命令发起申请写入传输替代

[发明专利]除法器-CN201810145916.4在审
发明人：古进 -专利权人： 北京忆芯科技有限公司
申请日： 2018-02-12 - 公布日： 2019-08-20 - 主分类号： G06F7/535 文献下载
摘要：本申请提供一种除法器。本申请的除法器用于计算N进制数除以N‑1的余数，被除数A_xA_x‑1A…A₁A₀是x+1位的N进制数，A_x到A₀各自是1位N进制数，A_x是被除数的最高位，A₀是被除数的最低位，A_k是与A_k‑1相邻的高位，其中1≤k≤x，N、x与k是非零自然数，包括x+1个除法单元，除法单元DIV_j的被除数输入端的低位耦合到A_j，高位耦合到除法单元DIV_j+1输出的余数E_j+1，除法单元DIV_j的输出的商作为所述除法器的商D_j，除法单元DIV_j的输出的余数E_j耦合到除法单元DIV_j‑1的被除数的高位，其中j为自然数且1≤j≤x‑1。
除法单元被除数余数除法器耦合到进制低位输出除法申请

[发明专利]通过环回数据通路提供CMB-CN201810132685.3在审
发明人：伍德斌;兰彤 -专利权人： 北京忆芯科技有限公司
申请日： 2018-02-09 - 公布日： 2019-08-16 - 主分类号： G06F13/16 文献下载
摘要：本申请公开了通过环回数据通路提供CMB的方法，涉及电子设备技术领域，解决现有技术中控制器内部延迟时间长的技术问题。本申请的PCIe控制器包括：传输层发送模块、传输层接收模块、外发DMA模块、收取DMA模块与存储器；传输层发送模块与传输层接收模块耦合到存储器；外发DMA模块耦合到传输层发送模块，收取DMA模块耦合到传输层接收模块；外发DMA模块与收取DMA模块耦合到存储器。
传输层耦合到存储器发送模块接收模块环回数据电子设备中控制器申请延迟

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top