“冈田政也”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]形成氮化硅钝化膜的方法、制造半导体器件的方法和半导体器件-CN202010911205.0在审
发明人：住吉和英;冈田政也;井上和孝;米村卓巳 -专利权人：住友电气工业株式会社
申请日： 2020-09-02 - 公布日： 2021-03-05 - 主分类号： H01L21/56 文献下载
摘要：本申请发明涉及形成氮化硅钝化膜的方法、制造半导体器件的方法和半导体器件。在氮化物半导体层上形成氮化硅钝化膜的方法包含以下步骤：将包含氮化物半导体层的衬底引入反应炉中，将所述反应炉内的气氛从空气置换为氨气(NH3)气氛或氢气(H2)气氛，将所述反应炉内的温度升高至第一温度，将所述反应炉内的温度保持在所述第一温度并且将所述反应炉内的气氛保持为NH3气氛或H2气氛三分钟以上，将所述反应炉内的温度降低至低于所述第一温度的第二温度，以及通过在所述反应炉中在100Pa以下的第一压力下向所述反应炉中供给二氯硅烷(SiH2Cl2)而形成所述氮化硅钝化膜。
形成氮化钝化方法制造半导体器件

[发明专利]半导体装置和其生产方法-CN201180071482.4无效
发明人：斋藤雄;冈田政也;上野昌紀;木山诚 -专利权人：住友电气工业株式会社
申请日： 2011-06-08 - 公布日： 2014-03-05 - 主分类号： H01L21/338 文献下载
摘要：本发明提供一种可稳定地获得低导通电阻同时实现高纵向击穿电压的半导体装置，和一种用于生产所述半导体装置的方法。所述半导体装置是以基于GaN的堆叠层形式形成的，包括n型漂移层(4)、p型层(6)和n型顶层(8)。所述半导体装置包括再生长层(27)，其被形成以便覆盖所述基于GaN的堆叠层的暴露于开口(28)的一部分，所述再生长层(27)包括通道。所述通道是在电子漂移层与电子供应层之间的界面处形成的二维电子气。当假定所述电子漂移层(22)具有厚度d时，所述p型层(6)具有在d到10d范围内的厚度，并且形成浓度从所述p型层中的p型杂质浓度降低的分级p型杂质层(7)，以便从所述p型层与所述n型顶层之间的界面延伸到所述n型顶层内部。
半导体装置生产方法

[发明专利]氮化物电子器件、氮化物电子器件的制作方法-CN201180071382.1无效
发明人：斋藤雄;冈田政也;善积祐介;木山诚;上野昌纪;片山浩二;中村孝夫 -专利权人：住友电气工业株式会社
申请日： 2011-06-03 - 公布日： 2014-02-12 - 主分类号： H01L21/338 文献下载
摘要：提供一种具有能够避免沟道层的载流子浓度增大而降低泄漏的结构的、氮化物电子器件。半导体叠层（15）的斜面（15a）及主面（15c）分别相对于第一基准面及第二基准面（R1、R2）延伸。由于半导体叠层（15）的主面（15c）相对于表示六方晶类III族氮化物的c轴方向的基准轴（Cx）以5度以上40度以下的范围内的角度倾斜，且第一基准面（R1）的法线与基准轴（Cx）所构成的角度小于第二基准面（R2）的法线与基准轴（Cx）所构成的角度，所以能够使沟道层（19）的氧浓度小于1×1017cm-3。因此，在沟道层（19）中，能够避免因氧添加而载流子浓度增加的情况，能够降低经由沟道层的晶体管的泄漏电流。
氮化物电子器件制作方法

[发明专利]制造氮化物电子设备的方法-CN201180069623.9无效
发明人：斋藤雄;冈田政也;木山诚 -专利权人：住友电气工业株式会社
申请日： 2011-04-05 - 公布日： 2013-12-18 - 主分类号： H01L21/338 文献下载
摘要：提供一种可降低栅泄漏电流的制造氮化物电子设备的方法。在时刻t0将基板产物配置到生长炉后，将基板温度上升到摄氏950度。在基板温度充分稳定的时刻t3，将三甲基镓及氨提供到生长炉，生长i-GaN膜。在时刻t5，基板温度达到摄氏1080度。在基板温度充分稳定的时刻t6，将三甲基镓、三甲基铝及氨提供到生长炉，生长i-AlGaN膜。在时刻t7，停止三甲基镓及三甲基铝的供给并停止成膜后，迅速停止对生长炉提供氨及氢，并且开始氮的供给，在生长炉的炉膛中，将氨及氢的气氛变更为氮的气氛。形成了氮的气氛后，在时刻t8开始基板温度的降低。
制造氮化物电子设备方法

[发明专利]氮化物半导体元件的制造方法-CN201180065914.0无效
发明人：斋藤雄;冈田政也;上野昌纪;木山诚 -专利权人：住友电气工业株式会社
申请日： 2011-08-24 - 公布日： 2013-09-25 - 主分类号： H01L29/80 文献下载
摘要：异质结场效应晶体管(1)的制造方法具备如下工序：在支撑基板(10)上外延生长漂移层(20a)的工序；使用氢气作为载气，在1000℃以上的温度下，在漂移层(20a)上外延生长作为p型半导体层的电流阻挡层(20b)的工序；以及使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种气体作为载气，在电流阻挡层(20b)上外延生长接触层(20c)的工序。由此，抑制了电流阻挡层(20b)的受主浓度不足，因此能够降低漏极泄漏电流，能够抑制夹断特性的下降。
氮化物半导体元件制造方法

[发明专利]半导体器件及其制造方法-CN201180052281.X无效
发明人：斋藤雄;冈田政也;上野昌纪;木山诚 -专利权人：住友电气工业株式会社
申请日： 2011-07-06 - 公布日： 2013-07-17 - 主分类号： H01L29/80 文献下载
摘要：提供一种半导体器件以及用于制造该半导体器件的方法，其中在晶体管操作时，在获得极好纵向击穿电压的情况下，能够抑制漏极泄漏电流。该半导体器件特征在于被提供有：开口（28），其从n+接触层（8）经由p型势垒层（6）到达n型漂移层（4）；再生长层（27），其被定位为覆盖p型势垒层（6）等，该再生长层（27）包括未掺杂的GaN沟道层（22）和载流子供应层（26）；绝缘膜（9），其被定位为覆盖再生长层（27）；和栅电极（G），其位于绝缘膜（9）上。该半导体器件特征还在于，在p型势垒层中Mg浓度A（cm-3）和氢浓度B（cm-3）满足式（1）：0.1＜B/A＜0.9。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201180054944.1无效
发明人： 冈田政也;木山诚;斋藤雄;八重樫诚司;横山满德;井上和孝 -专利权人：住友电气工业株式会社
申请日： 2011-10-17 - 公布日： 2013-07-17 - 主分类号： H01L29/80 文献下载
摘要：本发明的目的是提高设置有开口部并且通过二维电子气在所述开口部中具有沟道的垂直型半导体器件的击穿电压特性。GaN基堆叠层（15）特征在于其具有n-型GaN基漂移层（4）/p型GaN基势垒层（6）/n+型GaN基接触层（7）。开口部（28）从表面层延伸进入n-型GaN基漂移层（4）；再生长层（27），其定位为使得覆盖开口部的壁表面和底部，并且包括电子漂移层（22）和电子源层（26）；源电极（S），其定位在开口部周围；栅电极（G），其位于开口部中的再生长层上；和底部绝缘层（37），其位于开口部的底部。
半导体器件及其制造方法

[发明专利]半导体装置及其制造方法-CN201180053705.4无效
发明人：八重樫诚司;木山诚;横山满德;井上和孝;冈田政也;齐藤雄 -专利权人：住友电气工业株式会社
申请日： 2011-07-26 - 公布日： 2013-07-10 - 主分类号： H01L29/80 文献下载
摘要：本发明涉及半导体装置及其制造方法，其在开口部具有通道的纵向半导体装置中，可提高高频特性。其特征在于，具有n型GaN类漂移层（4）、p型GaN类势垒层（6）、n型GaN类接触层（7），开口部（28）从表层到n型GaN类漂移层内，其结构具有包含覆盖该开口部配置的电子移动层（22）和电子供给层（26）的再生长层（27）、源极（S）、漏极（D）和位于在生长成上栅极（G），可视为以源极为一方电极，以漏极为另一方的电极而构成电容，具有降低该电容的容量的容量降低结构。
半导体装置及其制造方法

[发明专利]半导体器件及其制造方法-CN201180052289.6无效
发明人：八重樫诚司;木山诚;井上和孝;横山满德;斋藤雄;冈田政也 -专利权人：住友电气工业株式会社
申请日： 2011-10-17 - 公布日： 2013-07-03 - 主分类号： H01L29/80 文献下载
摘要：本发明的目的是提供一种半导体器件等，该半导体器件配备有在开口部分中的沟道和栅电极并且在发生截止操作时可以减小在开口的底部部分附近的电场集中。该半导体器件包括n-型GaN漂移层（4）/p型GaN势垒层（6）/n+型GaN接触层，并且特征在于配备有：开口部分（28），其从表面层延伸进入n型GaN基漂移层；再生长层（27），其被定位在所述开口中，并且包括电子供应层（22）和电子漂移层（22）；源电极（S）；漏电极（D）；栅电极（G），其被定位在再生长层上；以及半导体杂质调节区（31），其被设置在开口部分的底部部分中。该杂质调节区（31）是用于促进当发生截止操作时关于电势分布从漏电极侧到栅电极侧的电势降低的区。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201180052308.5无效
发明人： 冈田政也;木山诚;斋藤雄;八重樫诚司;横山满德;井上和孝 -专利权人：住友电气工业株式会社
申请日： 2011-10-05 - 公布日： 2013-07-03 - 主分类号： H01L29/80 文献下载
摘要：本发明的目的是提高具有开口并且在开口中设置有由二维电子气形成的沟道的垂直型半导体器件的耐压特性。该垂直型半导体器件设置有具有开口（28）的GaN基堆叠层（15），并且GaN基堆叠层（15）设置有n型GaN基漂移层（4）/p型GaN基势垒层（6）/n型GaN基接触层（7），并且该垂直型半导体器件设置有：以覆盖开口方式的再生长层（27），其包含电子漂移层（22）和电子供应层（26）；源电极（S）；和位于再生长层上的栅电极（G）。栅电极（G）覆盖具有与p型GaN基势垒层的厚度范围对应的长度的部分，并且终止在壁表面上离开再生长层的底部的位置处。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201180048261.5无效
发明人：木山诚;斋藤雄;冈田政也;八重樫诚司;井上和孝;横山满德 -专利权人：住友电气工业株式会社
申请日： 2011-07-06 - 公布日： 2013-06-12 - 主分类号： H01L29/80 文献下载
摘要：提供了一种垂直GaN基半导体器件，其中能够借助p型GaN势垒层提高耐受性能，同时也降低导通电阻。该半导体器件特征在于包括：再生长层（27），其包括位于开口（28）的壁表面上的沟道；p型势垒层（6），其具有被覆盖的端面；源层（7），其与p型势垒层接触；栅电极（G），其位于再生长层上；和源电极（S），其位于开口周围。其中，源层具有超晶格结构，该超晶格结构由层叠组成，该层叠包括：第一层（a层），其具有比p型势垒层的晶格常数小的晶格常数；和第二层（b层），其具有比第一层的晶格常数大的晶格常数。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201180049540.3无效
发明人：木山诚;斋藤雄;冈田政也;上野昌纪;八重樫诚司;井上和孝;横山满德 -专利权人：住友电气工业株式会社
申请日： 2011-07-06 - 公布日： 2013-06-12 - 主分类号： H01L29/80 文献下载
摘要：本发明提供一种垂直半导体器件，在该垂直半导体器件中，通过固定p型GaN势垒层的电势，肯定可以稳定地提高夹断特性和击穿电压特性。半导体器件包括：具有开口28的GaN基叠层15；再生长层27，其包括定位为覆盖开口的壁表面的沟道；与源电极S欧姆接触的n+型源层8；p型GaN势垒层6；和位于p型GaN势垒层6与n+型源层8之间的p+型GaN基补充层7。p+型GaN基补充层7和n+型源层8形成隧道结以将p型GaN势垒6的电势固定在源电势。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201080045199.X无效
发明人： 冈田政也;木山诚 -专利权人：住友电气工业株式会社
申请日： 2010-06-24 - 公布日： 2012-08-22 - 主分类号： H01L29/80 文献下载
摘要：公开了一种用于大电流的半导体器件，该半导体器件在具有低导通电阻、增加的迁移率和改进的夹断特性之后，即使漏电压增加也不会产生翘曲现象。还公开了该半导体器件的制造方法。该半导体器件具有：具有开口(28)的GaN叠层体(15)；包括沟道的再生长层(27)；栅电极(G)；源电极(S)；以及漏电极(D)。再生长层(27)包括电子传输层(22)和电子供给层(26)，GaN叠层体包括p型GaN层(6)，其端表面在开口中被再生长层覆盖，并且p型GaN层被设置有与该p型GaN层欧姆接触的p侧电极(11)。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201080003115.6有效
发明人： 冈田政也;木山诚;八重樫诚司;中田健 -专利权人：住友电气工业株式会社;住友电工光电子器件创新株式会社
申请日： 2010-07-09 - 公布日： 2011-09-28 - 主分类号： H01L21/8232 文献下载
摘要：本发明提供了一种半导体器件，该半导体器件包括对抗浪涌电压等的旁路保护单元，实现了良好的耐压特性和低的导通电阻(低导通状态电压)，具有简单结构并且用于大电流目的。在本发明中，半导体器件包括：n+型GaN衬底1，其具有与支撑衬底欧姆接触的GaN层；FET，其在第一区域R1中具有n-型GaN漂移层2；以及SBD，其具有第二区域R2中的阳极电极，阳极电极与n-型GaN漂移层2形成肖特基接触。FET和SBD并联布置。FET的漏电极D和SBD的阴极电极C形成在n+型GaN衬底1的背面上。
半导体器件及其制造方法

[发明专利]半导体装置及其制造方法-CN201010621732.4无效
发明人： 冈田政也;木山诚 -专利权人：住友电气工业株式会社
申请日： 2010-12-28 - 公布日： 2011-08-10 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种半导体装置及其制造方法，该半导体装置能够得到沟道的高迁移率，并且，能够可靠地得到纵向耐压及栅电极端部的耐压这两方的耐压性能。该半导体装置的特征在于，在包含n型漂移层及位于该n型漂移层上的p型层的GaN基层叠体上设置有开口部，具备以覆盖开口部的方式设置的包含沟道的再生长层以及沿再生长层位于该再生长层上的栅电极，开口部到达n型漂移层，栅电极的端部以从平面上来看不具有从p型层超出的部分的方式设置。
半导体装置及其制造方法

1
共 15 条