“郑尧韩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果24个，建议您升级VIP下载更多相关专利

[发明专利]能够抑制噪声的信号发生设备-CN202211592901.5在审
发明人：洪在亨;杨大浩;张俊瑞;孔仁锡;孙琯琇;安顺成;郑尧韩 -专利权人：爱思开海力士有限公司
申请日： 2022-12-13 - 公布日： 2023-06-30 - 主分类号： H03K3/013 文献下载
摘要：本申请涉及能够抑制噪声的信号发生设备。一种信号发生设备包括：毛刺抑制电路，其包括串联联接的n个m级反相器，并且被配置为接收输入信号并基于多个电压信号对输入信号执行反相操作以生成输出信号，并且当在输入信号中出现毛刺时，基于多个电压信号调整m级反相器的开关阈值电压，以生成毛刺去除输出信号；电平检测电路，其被配置为检测从毛刺抑制电路提供的输出信号的逻辑电平，以生成电平检测信号和互补电平检测信号；以及电压信号发生电路，其被配置为接收输入信号、互补输入信号、电平检测信号和互补电平检测信号，以生成多个电压信号并将多个电压信号提供给毛刺抑制电路。
能够抑制噪声信号发生设备

[发明专利]数据输出缓冲器和具有该数据输出缓冲器的存储装置-CN201910136443.6有效
发明人：安根善;郑尧韩;黄珍夏 -专利权人：爱思开海力士有限公司
申请日： 2019-02-18 - 公布日： 2023-04-28 - 主分类号： G11C7/10 文献下载
摘要：数据输出缓冲器和具有该数据输出缓冲器的存储装置。本公开涉及一种数据输出缓冲器和具有该数据输出缓冲器的存储装置。该数据输出缓冲器包括：上拉主驱动器，该上拉主驱动器联接在电源端子和输出端子之间，所述上拉主驱动器被配置为输出高电平的数据；以及下拉主驱动器，该下拉主驱动器联接在所述输出端子和接地端子之间，所述下拉主驱动器被配置为输出低电平的数据，其中，所述上拉主驱动器包括：主上拉晶体管，该主上拉晶体管是第一类型的；以及多个第一微调晶体管，所述多个第一微调晶体管中的每一个是第二类型的。
数据输出缓冲器具有存储装置

[发明专利]输入/输出电路和具有该输入/输出电路的存储器装置-CN201811524722.1有效
发明人：金东铉;权大汉;孙琯琇;姜舜求;辛政玄;李斗馥;郑尧韩;崔恩志;黄泰镇 -专利权人：爱思开海力士有限公司
申请日： 2018-12-13 - 公布日： 2023-04-28 - 主分类号： G11C7/10 文献下载
摘要：输入/输出电路和具有该输入/输出电路的存储器装置。一种输入/输出电路包括：数据缓冲器组，其被配置为缓冲经由数据线接收的数据；数据选通缓冲器，其被配置为缓冲数据选通信号，以输出经缓冲的数据选通时钟；数字控制延迟线，其被配置为通过根据延迟代码控制经缓冲的数据的偏斜而输出延迟数据；数据选通时钟输出电路，其被配置为响应于经缓冲的数据选通时钟而生成延迟数据选通时钟；采样器，其被配置为根据延迟数据选通时钟而对延迟数据进行采样，以输出经采样的数据；以及去偏斜电路，其被配置为根据经采样的数据而更新延迟代码。
输入输出电路具有存储器装置

[发明专利]锁存电路、传输电路和半导体装置-CN202210973222.6在审
发明人：崔恩志;安根善;孙琯琇;郑尧韩 -专利权人：爱思开海力士有限公司
申请日： 2022-08-15 - 公布日： 2023-04-11 - 主分类号： G11C7/10 文献下载
摘要：本公开涉及锁存电路、传输电路和半导体装置。本技术可以包括：第一检测单元，该第一检测单元被配置为在正常读取操作期间通过响应于控制时钟信号的转变而检测输入端子的电平来产生输出信号；以及第二检测单元，该第二检测单元被配置为在状态信息读取操作期间通过与控制时钟信号的转变无关地检测输入端子的电平来产生输出信号。
电路传输半导体装置

[发明专利]占空比校正装置、方法和时钟电路-CN202211108612.3在审
发明人：杨大浩;孙琯琇;林钟勋;张俊瑞;郑尧韩;洪在亨;黄炳柱 -专利权人：爱思开海力士有限公司
申请日： 2022-09-13 - 公布日： 2023-04-11 - 主分类号： H03K5/156 文献下载
摘要：本公开涉及占空比校正装置、方法和时钟电路。占空比校正装置包括占空比校正电路和占空比控制电路。占空比校正电路基于占空比控制信号和占空比分辨率控制信号来校正输入时钟信号的占空比，以生成输出时钟信号。占空比控制电路通过检测输出时钟信号的占空比来生成占空比控制信号，当占空比校正完成时生成占空比校正完成信号，并且当占空比校正完成信号在早于参考时间的定时被激活时，通过激活占空比分辨率控制信号来重新校正输入时钟信号的占空比。
校正装置方法时钟电路

[发明专利]校正脉冲占空比的存储器装置和包括其的存储器系统-CN202210389813.9在审
发明人：洪在亨;孔仁锡;金馆遇;朴宰永;孙琯琇;安顺成;杨大浩;玉成华;张俊瑞;郑尧韩;崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2022-04-14 - 公布日： 2023-04-04 - 主分类号： G11C7/22 文献下载
摘要：本公开涉及校正脉冲占空比的存储器装置和包括其的存储器系统。本公开涉及一种校正脉冲占空比的存储器装置和包括该存储器装置的存储器系统，并且涉及一种校正存储器装置控制信号的首脉冲的占空比的存储器装置和包括该存储器装置的存储器系统。
校正脉冲存储器装置包括系统

[发明专利]阻抗校准电路以及包括其的半导体设备-CN202010795394.X有效
发明人：崔恩志;黄珍夏;安根善;郑尧韩 -专利权人：爱思开海力士有限公司
申请日： 2020-08-10 - 公布日： 2022-11-25 - 主分类号： G05F1/56 文献下载
摘要：阻抗校准电路以及包括其的半导体设备。一种阻抗校准电路可包括：第一驱动器，其具有根据第一阻抗控制代码而校准的阻抗，并且被配置为根据第一数据来驱动输出端子；第二驱动器，其具有根据第二阻抗控制代码而校准的阻抗，并且被配置为根据第二数据来驱动输出端子；以及阻抗校准电路，其被配置为将第一阻抗控制代码校准为被设定为外部电阻器的电阻值的第一目标值，并且将第二阻抗控制代码校准为与外部电阻器的电阻值不同的第二目标值。
阻抗校准电路以及包括半导体设备

[发明专利]校准电路和该校准电路的操作方法-CN202110188639.7有效
发明人：黄珍夏;孙琯琇;安根善;郑尧韩;崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2021-02-19 - 公布日： 2022-11-08 - 主分类号： G05F1/56 文献下载
摘要：提供一种校准电路和该校准电路的操作方法。一种校准电路包括第一电阻码输出电路和第二电阻码输出电路。第一电阻码输出电路通过输入/输出焊盘联接到外部电阻器，基于第一电阻值执行第一校准操作以使得施加到与输入/输出焊盘联接的第一参考节点的目标电压具有设置的电压电平，并且输出第一电阻码作为通过执行第一校准操作而获得的结果。第二电阻码输出电路接收目标电压，基于第一电阻码设置内部电阻值，基于与第一电阻值不同的第二电阻值执行第二校准操作，并且输出第二电阻码作为通过执行第二校准操作而获得的结果。第一电阻值是第一电阻器的电阻值。
校准电路操作方法

[发明专利]分频电路系统及包括其的半导体存储器系统-CN202110779601.7在审
发明人：黄珍夏;金光淳;杨大浩;郑尧韩;黄俊善 -专利权人：爱思开海力士有限公司
申请日： 2021-07-09 - 公布日： 2022-08-30 - 主分类号： H03K5/135 文献下载
摘要：本申请涉及分频电路系统及包括其的半导体存储器系统。分频电路系统包括第一分频电路和第二分频电路。第一分频电路基于复位控制信号执行复位操作，并且生成第二分频时钟信号和第四分频时钟信号。第二分频电路基于复位控制信号执行复位操作，并且生成第一分频时钟信号和第三分频时钟信号。
分频电路系统包括半导体存储器

[发明专利]占空比检测电路和包括占空比检测电路的占空比校正电路-CN202110664384.7在审
发明人：杨大浩;孙琯琇;郑尧韩;赵东伸 -专利权人：爱思开海力士有限公司
申请日： 2021-06-16 - 公布日： 2022-07-01 - 主分类号： H03K5/156 文献下载
摘要：本公开的各实施例涉及占空比检测电路和包括占空比检测电路的占空比校正电路。描述了用于检测和校正占空比的设备和方法。占空比检测电路包括输入切换单元和比较器，所述输入切换单元被配置为根据多个控制信号中的一个控制信号执行以下操作中的至少一个操作：输出差分输入信号作为第一输出信号和第二输出信号的第一组合；以及输出差分输入信号作为第一输出信号和第二输出信号的第二组合，所述比较器被配置为：通过比较器的第一输入端子接收第一输出信号；通过比较器的第二输入端子接收第二输出信号；通过根据多个控制信号中的至少另一个控制信号比较第一输入端子的信号和第二输入端子的信号，生成占空比检测信号；以及调节第一输入端子和第二输入端子中的至少一个输入端子的偏移。
检测电路包括校正

[发明专利]输入/输出电路、其操作方法和包括其的数据处理系统-CN202110254733.8在审
发明人：洪在亨;郑尧韩;黄珍夏;张俊瑞 -专利权人：爱思开海力士有限公司
申请日： 2021-03-09 - 公布日： 2022-04-22 - 主分类号： H03K19/0185 文献下载
摘要：本申请公开了输入/输出电路、其操作方法和包括其的数据处理系统。一种输入/输出电路可包括输入电路、放大器电路和预充电电路。输入电路可基于数据选通时钟将差分输入数据加载到设置节点。放大器电路可比较并放大加载到设置节点的数据并且被配置为输出放大的数据。预充电电路可基于数据选通时钟和差分输入数据来对设置节点进行预充电。
输入输出电路操作方法包括数据处理系统

[发明专利]数据输入缓冲器和包括数据输入缓冲器的半导体装置-CN202110478507.8在审
发明人：黄珍夏;郑尧韩;安根善 -专利权人：爱思开海力士有限公司
申请日： 2021-04-30 - 公布日： 2022-04-22 - 主分类号： G11C7/10 文献下载
摘要：一种半导体装置包括数据输入缓冲器，该数据输入缓冲器被配置为在写入操作部分期间通过接收经由数据输入/输出单元输入的数据来生成写入数据，并且该数据输入缓冲器被配置为在读取操作部分期间通过检测数据I/O单元的电压电平来生成输出电平检测信号。
数据输入缓冲器包括半导体装置

[发明专利]放大器及使用其的半导体装置-CN201710952449.1有效
发明人：金东铉;崔恩志;郑尧韩;姜舜求;姜宇珍;宋清基;李贤培;黄泰镇 -专利权人：爱思开海力士有限公司
申请日： 2017-10-13 - 公布日： 2022-03-15 - 主分类号： G11C7/06 文献下载
摘要：一种放大器可以包括：差分对电路，其被配置为根据第一输入信号和第二输入信号来产生输出信号；多个电流吸收器，其耦接在接地端子与差分对电路之间；以及反馈电路，其被配置为感测输出信号的电平并产生反馈信号。多个电流吸收器中的至少一个根据反馈信号来控制。
放大器使用半导体装置

[发明专利]模数转换器和利用该模数转换器的半导体装置-CN201711129593.1有效
发明人：金东铉;姜舜求;孙管琇;郑尧韩;崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2017-11-15 - 公布日： 2021-12-31 - 主分类号： H03M1/18 文献下载
摘要：一种模数转换器包括：第一DAC单元，其被配置为根据第一码来改变通过第一节点输出的参考电压的电平；第二DAC单元，其基于第一节点而并联耦接到第一DAC单元，并且被配置为根据第二码来改变参考电压的电平；比较器，其被配置为通过将输入电压与参考电压进行比较来产生比较结果信号；以及至少一个寄存器阵列，其被配置为储存具有初始值的第一码和第二码，并且通过根据比较结果信号改变第一码和第二码的值来储存第一码和第二码。
转换器利用半导体装置

[发明专利]缓冲电路、接收器电路和半导体设备-CN202011047086.5在审
发明人：黄珍夏;郑尧韩;崔恩志 -专利权人：爱思开海力士有限公司
申请日： 2020-09-29 - 公布日： 2021-11-23 - 主分类号： G11C7/10 文献下载
摘要：缓冲电路、接收器电路和半导体设备。本技术可包括：第一逻辑门，其联接到内部电压端子并且被配置为根据第一使能信号来接收数据并将该数据反相和输出；以及第二逻辑门，其联接到内部电压端子并且被配置为根据第一使能信号来将第一逻辑门的输出反相并输出经反相的输出作为第一缓冲信号，并且被配置为根据外部电压的电平来补偿第一缓冲信号的占空比偏斜。
缓冲电路接收器半导体设备

1
2
下一页»
尾页
共 24 条