“邱健繁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种新型终端结构的肖特基二极管的制造方法-CN202210883122.4有效
发明人：陈烨;邱健繁;许柏松;朱瑞;殷铭标 -专利权人：江苏新顺微电子股份有限公司
申请日： 2022-07-26 - 公布日： 2023-09-26 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种新型终端结构的肖特基二极管的制造方法。一种新型终端结构的肖特基二极管的制造方法，生长一层相同掺杂类型的外延层；生长一层二氧化硅层；刻蚀出硅沟槽；去除全部二氧化硅层；生长一层第二二氧化硅层；生长TEOS介质层；腐蚀出后续在外延层形成肖特基结的窗口，窗口的边界位于TEOS介质层内；淀积一层肖特基势垒金属层；淀积一层正面电极金属层；使得正面金属层与外延层形成欧姆接触；淀积一层氮化硅钝化层，随后采用光刻工艺干法刻蚀出键合区窗口；机械研磨；淀积背面电极金属层，作为阴极金属层。避免了电场终端边缘集中效应，有效的提升了器件击穿电压。
一种新型终端结构肖特基二极管制造方法

[发明专利]一种多重调制型终端结构的快恢复二极管及其制造方法-CN202310781724.3在审
发明人： 邱健繁;朱瑞;许柏松;曹益;殷铭标;陈烨 -专利权人：江苏新顺微电子股份有限公司
申请日： 2023-06-29 - 公布日： 2023-09-08 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了一种多重调制型终端结构的快恢复二极管及其制造方法。一种多重调制型终端结构的二极管，包括从下至上依次设置衬底以及外延层，外延层的顶部中央设置有源区，有源区的外围设置有三个分压环，位于最外侧的分压环的外围连接有P‑环；外延层边缘区域设置有N+隔断环；终端结构区域的上方设置有半绝缘多晶硅层以及SiO2层；SiO2层上方设有间隔设置且从内至外依次覆盖有源区边缘、分压环以及N+隔断环边缘的多晶场板；N+隔断环上方的多晶场板、最外侧的分压环上方的多晶场板、有源区边缘上方的多晶场板以及有源区其余区域上方均覆盖有正面金属层。通过引入多重调制型终端结构，避免出现大曲率边缘电场集中带来提前击穿现象。
一种多重调制终端结构恢复二极管及其制造方法

[发明专利]一种NPN型数字晶体管芯片结构的制造方法-CN202310802767.5在审
发明人：陈磊;王金富;许柏松;唐振;陈烨;邱健繁 -专利权人：江苏新顺微电子股份有限公司
申请日： 2023-07-03 - 公布日： 2023-09-08 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种NPN型数字晶体管芯片结构的制造方法，其包括如下步骤：选取一N型衬底，形成N型外延层，生长一层二氧化硅氧化层；二氧化硅氧化层上面再次匀上一定厚度的光刻胶，通过光刻掩膜版曝光后开出发射区窗口，同时带胶进行发射区磷注入工艺；形成P型基区；形成在上表面的二氧化硅氧化层；通过光刻掩膜版曝光后开出发射区窗口，同时带胶进行发射区磷注入工艺。通过加入发射区带胶磷注入的方式，以光刻胶作为掩蔽层，发射区高浓度磷离子注入时候绝大部分磷离子都打入光刻胶内，能有效阻止非发射区部分磷离子进入氧化层，避免表层氧化层中出现高浓度磷杂质引起的表层多晶硅介质层在氮气退火时候产生反型。
一种 npn 数字晶体管芯片结构制造方法

[发明专利]一种组合终端结构快恢复二极管芯片及制造工艺-CN202010179608.0在审
发明人：朱瑞;邱健繁;曹益 -专利权人：江阴新顺微电子有限公司
申请日： 2020-03-16 - 公布日： 2020-06-26 - 主分类号： H01L29/861 文献下载
摘要：本发明涉及一种组合终端结构快恢复二极管芯片及制造工艺，属于集成电路或分立器件制造技术领域。包括从上至下依次设置的阳极金属层、氧化层、N‑外延层、N++衬底层和阴极金属层，所述N‑外延层上设有P+掺杂区和P‑掺杂区，所述P‑掺杂区分别设于P+掺杂区两侧，且P‑掺杂区紧贴于P+掺杂区，所述N‑外延层上设有N+掺杂区，所述N+掺杂区设于P‑掺杂区两侧。本申请采用“P‑+P++场版”组合终端结构，P‑掺杂区弱化了反偏时空间电荷区电场强度集中现象，以实现在保证产品电压不变的前提下降低了材料的电阻率；同时P‑掺杂区与P+掺杂区并联，增大了有源区面积。上述两方面使得产品的导通能力增加，提升了产品的电流能力。
一种组合终端结构恢复二极管芯片制造工艺

[实用新型]一种穿通结构的瞬态电压抑制二极管芯片-CN201920552938.2有效
发明人：朱瑞;许柏松;邱健繁;徐永斌;叶新民 -专利权人：江阴新顺微电子有限公司
申请日： 2019-04-23 - 公布日： 2019-11-19 - 主分类号： H01L29/87 文献下载
摘要：本实用新型涉及一种穿通结构的瞬态电压抑制二极管芯片，属于集成电路或分立器件制造的技术领域。包括金属层、P⁺⁺衬底层、P^‑外延层、P⁺穿通层和N⁺阴极区，所述金属层包括阴极金属层和阳极金属层，所述P⁺⁺衬底层和P^‑外延层依次设于阳极金属层和阴极金属层之间；所述P⁺穿通层贯穿P^‑外延层，P⁺穿通层与P⁺⁺衬底层相连通，所述N⁺阴极区横跨于P⁺穿通层和P^‑外延层上。一种穿通结构的瞬态电压抑制二极管芯片及制造工艺，采用穿通结构改变了传统的产品设计结构，无需高掺杂浓度原材料，降低了原材料加工风险，规避了原材料供应问题。另外，穿通结构还能规避原结构带来的因PN结边缘电场易集中带来的产品保护能力弱问题，提高了产品性能。
穿通外延层衬底层瞬态电压抑制二极管阳极金属层阴极金属层金属层阴极区芯片本实用新型原材料供应原材料加工产品保护产品设计产品性能分立器件制造工艺电场传统的高掺杂原结构集成电路横跨贯穿制造

[发明专利]一种穿通结构的瞬态电压抑制二极管芯片及制造工艺-CN201910326066.2在审
发明人：朱瑞;许柏松;邱健繁;徐永斌;叶新民 -专利权人：江阴新顺微电子有限公司
申请日： 2019-04-23 - 公布日： 2019-07-12 - 主分类号： H01L29/87 文献下载
摘要：本发明涉及一种穿通结构的瞬态电压抑制二极管芯片及制造工艺，属于集成电路或分立器件制造的技术领域。包括金属层、P⁺⁺衬底层、P^‑外延层、P⁺穿通层和N⁺阴极区，所述金属层包括阴极金属层和阳极金属层，所述P⁺⁺衬底层和P^‑外延层依次设于阳极金属层和阴极金属层之间；所述P⁺穿通层贯穿P^‑外延层，P⁺穿通层与P⁺⁺衬底层相连通，所述N⁺阴极区横跨于P⁺穿通层和P^‑外延层上。一种穿通结构的瞬态电压抑制二极管芯片及制造工艺，采用穿通结构改变了传统的产品设计结构，无需高掺杂浓度原材料，降低了原材料加工风险，规避了原材料供应问题。另外，穿通结构还能规避原结构带来的因PN结边缘电场易集中带来的产品保护能力弱问题，提高了产品性能。
穿通外延层瞬态电压抑制二极管制造工艺衬底层阳极金属层阴极金属层芯片金属层阴极区原材料供应原材料加工电场产品保护产品设计产品性能分立器件传统的高掺杂原结构集成电路横跨贯穿制造