“远藤哲郎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]隧道结层叠膜、磁存储元件和磁存储器-CN202080077649.7在审
发明人： 远藤哲郎;斋藤好昭;池田正二;佐藤英夫 -专利权人：国立大学法人东北大学
申请日： 2020-10-30 - 公布日： 2022-06-17 - 主分类号： H01L43/08 文献下载
摘要：提供了热稳定性高的隧道结层叠膜和使用该隧道结层叠膜的磁存储元件及磁存储器。隧道结层叠膜1包括具有含有硼的第一铁磁性层24的记录层14、与记录层14邻接的隧道结层13、以及与隧道结层13邻接的参照层12，其中，第一铁磁性层24和参照层12在垂直于膜表面的方向上磁化，记录层14具有与第一铁磁性层24邻接的铪层25。
隧道层叠存储元件磁存储器

[发明专利]存储装置-CN202111120903.X在审
发明人：关口善久;远藤哲郎 -专利权人：夏普半导体创新株式会社;国立大学法人东北大学
申请日： 2021-09-24 - 公布日： 2022-04-12 - 主分类号： G11C11/16 文献下载
摘要：一种存储装置包括：单元阵列，所述单元阵列包括包含第一存储单元的第一区域和包含第二存储单元的第二区域；连接到所述第一存储单元中的每一个的第一字线；连接到所述第二存储单元中的每一个的第二字线；共同连接到所述第一存储单元和所述第二存储单元的第一位线；行解码器，所述行解码器在数据读取操作期间并行选择所述第一字线中的一条和所述第二字线中的一条；以及读出放大器，所述读出放大器在所述第一区域和所述第二区域之间并且在所述数据读取操作期间电连接到所述第一位线。
存储装置

[发明专利]存储装置-CN202111121814.7在审
发明人：大山茂郎;远藤哲郎 -专利权人：夏普半导体创新株式会社;国立大学法人东北大学
申请日： 2021-09-24 - 公布日： 2022-04-12 - 主分类号： G11C29/42 文献下载
摘要：一种存储装置，包括能够保持数据的存储单元，以及能够生成校正码并基于所述校正码检测错误的ECC电路。通过流水线操作访问所述存储单元。所述流水线操作包括至少四个流水线阶段，包括：从所述存储单元读取数据的读周期、在ECC电路中针对所述存储单元执行所述校正码的生成或错误检测的ECC周期、期间不执行针对与所述存储单元有关的数据的处理的等待周期、以及将数据写入所述存储单元的写周期。
存储装置

[发明专利]电力变换装置及发电系统-CN202080025935.9在审
发明人：加藤修治;高桥良和;远藤哲郎 -专利权人：国立大学法人东北大学
申请日： 2020-03-30 - 公布日： 2021-11-19 - 主分类号： H02M7/48 文献下载
摘要：本发明提供了能抑制检测到的电压的纹波以及检测延迟的电力变换装置及发电系统。本发明的电力变换装置通过电抗器17R、17S、17T与电力系统50连接，具备：变换器11，输出规定交流电压；连接点电压检测装置20，检测电力系统50的连接点电压V；以及控制装置30，通过脉冲宽度调制控制来控制变换器11，连接点电压检测装置20通过针对由电压检测器检测到的检测电压，计算用于脉冲宽度控制的载波的一周期部分的期间的移动平均，来检测连接点电压V，控制装置30具有基于通过移动平均计算出的系统电压计算变换器11的电压指令值的功能。
电力变换装置发电系统

[发明专利]三维结构体的制造方法、垂直晶体管的制造方法、垂直晶体管用晶元以及垂直晶体管用基板-CN201880047937.0在审
发明人：上条和隆;福田悦生;石川高志;泉妻宏冶;宫下守也;坂本多可雄;远藤哲郎 -专利权人：环球晶圆日本股份有限公司;国立大学法人东北大学
申请日： 2018-07-17 - 公布日： 2020-03-31 - 主分类号： H01L21/336 文献下载
摘要：【技术问题】提供一种三维结构体的制造方法、垂直晶体管的制造方法、垂直晶体管用晶元以及垂直晶体管用基板，其能够抑制热处理造成的Si释放，并能够使以Si为主体的芯部与氧化膜的边界面比较平滑。【解决方案】当通过蚀刻对具有氧浓度为1×1017atoms/cm3以上的表层的单晶硅基板的表层进行加工而形成了三维形状后，通过进行热处理而在该三维形状的表面形成氧化膜，从而制造三维结构体。三维结构体形成在硅基板的厚度方向具有凹凸的形状，沿着硅基板的厚度方向的高度是1nm以上且1000nm以下，优选是1nm以上且100nm以下。
三维结构制造方法垂直晶体管晶体管用以及

[发明专利]MOS型半导体存储装置的制造方法和等离子体CVD装置-CN200980111171.9无效
发明人： 远藤哲郎;鸿野真之;大田尾修一郎;本多稔;中西敏雄 -专利权人：东京毅力科创株式会社;国立大学法人东北大学
申请日： 2009-03-30 - 公布日： 2011-02-23 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供一种MOS型半导体存储装置的制造方法和等离子体CVD装置。为了制造具有相邻的绝缘膜的带隙大小不同的绝缘膜层叠体的MOS型半导体存储装置，使用通过具有多个孔的平面天线(31)向腔室(1)导入微波的等离子体处理装置(100)，至少以与形成邻接的绝缘膜时的压力条件不同的压力条件进行等离子体CVD，改变构成绝缘膜层叠体的相邻的绝缘膜的带隙大小来依次进行成膜。
mos 半导体存储装置制造方法等离子体 cvd