“蔡政勋”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]用于制造半导体结构的方法-CN202210003421.4在审
发明人：吴杰翰;朱慧捷;余安棣;魏慈慧;蔡政勋;李忠儒;杨士亿;请求不公布姓名 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-04 - 公布日： 2023-01-13 - 主分类号： H01L21/768 文献下载
摘要：一种用于制造半导体结构的方法，包括于介电结构中形成沟槽；在由所述沟槽所暴露的所述介电结构的侧表面上形成间隔层；在形成所述间隔层之后，在所述沟槽中形成第一导电特征件；移除所述介电结构的至少部分以形成凹槽；在所述凹槽中及所述第一导电特征件之上形成蚀刻停止层；以及在形成所述蚀刻停止层后，于所述凹槽中且于所述第一导电特征件之上沉积介电层。
用于制造半导体结构方法

[发明专利]半导体结构及其形成方法-CN202210223239.X在审
发明人：朱慧捷;吴杰翰;蔡政勋;李忠儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-09 - 公布日： 2023-01-03 - 主分类号： H01L21/768 文献下载
摘要：本发明实施例涉及半导体结构及其形成方法。根据本发明的一些实施例，一种半导体结构包含：第一金属化构件；第一电介质结构，其在所述第一金属化构件上方；第二金属化构件，其嵌入于所述第一电介质结构中；通路结构，其在所述第一金属化构件与所述第二金属化构件之间；及第一绝缘层，其在所述第一电介质结构与所述第一金属化构件之间且在所述第一电介质结构与所述通路结构之间。所述第一金属化构件沿着第一方向延伸，且所述第二金属化构件沿着不同于所述第一方向的第二方向延伸。所述第一绝缘层沿着所述第二方向覆盖所述通路结构的第一侧壁。
半导体结构及其形成方法

[发明专利]互连结构-CN202210172290.2在审
发明人：朱慧捷;吴杰翰;姚欣洁;蔡政勋;李忠儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-24 - 公布日： 2022-07-26 - 主分类号： H01L21/768 文献下载
摘要：本公开提出一种互连结构。示例性的互连结构包括第一导电部件，具有第一厚度；第一介电材料，与第一导电部件相邻设置，其中第一介电材料具有大于第一厚度的第二厚度；第二导电部件，与第一介电材料相邻设置；第一蚀刻停止层，设置在第一导电部件上；第二蚀刻停止层，设置在第一介电材料上；以及第二介电材料，设置在第一蚀刻停止层和第二蚀刻停止层上，其中第二介电材料与第一介电材料接触。在一些实施例中，第一蚀刻停止层包括第一材料，且第二蚀刻停止层包括不同于第一材料的第二材料。
互连结构

[发明专利]形成半导体器件的方法及图案化半导体器件的方法-CN201911157833.8有效
发明人： 蔡政勋;吴永旭;黄琮闵;李忠儒;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-05 - 公布日： 2022-05-06 - 主分类号： H01L21/033 文献下载
摘要：本发明的实施例为形成半导体器件的方法和图案化半导体器件的方法。一个实施例为形成半导体器件的方法，该方法包括在半导体器件层上方形成第一硬掩模层，第一硬掩模层包括含金属材料，在第一硬掩模层上方形成第二硬掩模层，以及在第二硬掩模层上方形成第一组含金属间隔件。该方法进一步包括使用第一组含金属间隔件作为掩模来图案化第二硬掩模层，在图案化后的第二硬掩模层的侧壁上形成第二组含金属间隔件，以及采用第二组含金属间隔件作为掩模来图案化第一硬掩模层。本发明还提供自对齐双间隔件图案化工艺。
形成半导体器件方法图案

[实用新型]一种单轴枢纽结构-CN202123257402.4有效
发明人：张凯岚;蔡政勋 -专利权人：兆利科技工业股份有限公司
申请日： 2021-12-22 - 公布日： 2022-05-03 - 主分类号： F16C11/04 文献下载
摘要：本实用新型为一种单轴枢纽结构，其包括一枢轴，枢轴一端具有第一连接部，枢轴另一端具有圆柱部及定位杆部；一支架的一端具有第二连接部，支架另一端的连接板与一第一凹凸轮分别枢接圆柱部，第一凹凸轮的一侧面上具有一组相对称的渐升部，渐升部包括一梯形槽，梯形槽具有一第一斜面部，第一斜面部、一平面部及一第二斜面部分别沿枢轴的轴方向依序延伸，第一凹凸轮的另一侧连接连接板；一第二凹凸轮套接定位杆部以便与枢轴同步转动，第二凹凸轮的一侧面上具有一组凸起部以便对应抵压各梯形槽；而一扭转定位单元套接枢轴的定位杆部以抵压第二凹凸轮。
一种枢纽结构

[发明专利]用于互连方案的方法-CN202110618776.X在审
发明人：姚欣洁;卡罗斯·H·迪雅兹;蔡政勋;李忠儒;黄建桦;田希文;眭晓林;包天一;吴永旭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-30 - 公布日： 2021-08-27 - 主分类号： H01L21/768 文献下载
摘要：本申请实施例涉及用于互连方案的方法。一种制造半导体装置的方法，所述方法包含：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽；所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间。所述方法还包含形成第二电介质层于所述第二沟槽和所述第三沟槽内。
用于互连方案方法

[发明专利]用于互连的结构和方法-CN201510859230.8有效
发明人：黄建桦;蔡政勋;李忠儒;蔡承孝 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-30 - 公布日： 2020-07-31 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及用于互连的结构和方法。根据本发明一实施例的方法包含：在第一电介质材料层中提供具有第一导电特征的衬底；在所述第一电介质材料层上形成第一蚀刻终止层，其中所述第一蚀刻终止层由高k电介质材料形成；在所述第一蚀刻终止层上形成第二蚀刻终止层；在所述第二蚀刻终止层上形成第二电介质材料层；在所述第二电介质材料层上形成经图案化掩模层；在所述第二电介质材料层和所述第二蚀刻终止层中形成第一沟槽；穿过所述第一沟槽移除所述第一蚀刻终止层的一部分以借此形成第二沟槽，其中移除所述第一蚀刻终止层的所述部分包含将溶液施加到所述第一蚀刻终止层的所述部分；以及在所述第二沟槽中形成第二导电特征。
用于互连结构方法

[发明专利]具有导线上方的蚀刻停止层的互连结构-CN201510826888.9有效
发明人： 蔡政勋;李忠儒;眭晓林;包天一 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-24 - 公布日： 2019-07-30 - 主分类号： H01L23/522 文献下载
摘要：本发明的实施例提供了用于集成电路的多层互连结构，包括衬底上方的第一介电层和部分暴露在第一介电层上方的导线。结构还包括第一介电层和暴露的导线上方的蚀刻停止层，以及蚀刻停止层上方的第二介电层。第二介电层和蚀刻停止层提供部分暴露导线的贯通孔。结构还包括设置在贯通孔中的通孔，和设置在通孔上方并且通过该通孔链接至导线的另一导线。本发明的实施例还公开了形成多层互连结构的方法。当由于覆盖误差引起贯通孔未对准时，蚀刻停止层减少了第一和第二介电层的横向和垂直蚀刻。本发明的实施例还涉及具有导线上方的蚀刻停止层的互连结构。
具有导线上方蚀刻停止互连结构

[发明专利]形成半导体器件的互连结构的方法-CN201510299027.X有效
发明人：吴永旭;蔡政勋;张钰声;吴佳典;李忠儒;严永松;陈俊光;包天一;刘如淦;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-06-03 - 公布日： 2019-04-23 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了半导体器件制造的方法，其包括提供具有多个沟槽的衬底，多个沟槽设置在形成于衬底上方的介电层中。包括多个开口的通孔图案可限定在衬底上方。间隔件材料层形成在至少一个沟槽的侧壁上。使用通孔图案和间隔件材料层作为掩模元件可在介电层中蚀刻通孔洞。本发明的实施例还涉及形成半导体器件的互连结构的方法。
形成半导体器件互连结构方法

[发明专利]互连结构及其形成方法-CN201410848151.2有效
发明人： 蔡政勋;李忠儒;陈海清;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-29 - 公布日： 2018-06-05 - 主分类号： H01L23/528 文献下载
摘要：本发明公开了互连结构和形成互连结构的方法。互连结构包括位于衬底上方的低k(LK)介电层；位于LK介电层中的第一导电部件和第二导电部件；沿着第一导电部件的第一侧壁的第一间隔件；沿着第二导电部件的第二侧壁的第二间隔件，其中，第二导电部件的第二侧壁面向第一导电部件的第一侧壁；位于第一间隔件和第二间隔件之间的气隙；以及位于第一导电部件上方的第三导电部件，其中，第三导电部件连接至第一导电部件。
导电部件互连结构间隔件第二侧壁第一侧壁介电层衬底气隙

[发明专利]通过镶嵌工艺形成气隙-CN201310224578.0有效
发明人： 蔡政勋;李忠儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-06-06 - 公布日： 2017-07-21 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种形成半导体器件的方法，其中通过镶嵌工艺形成气隙。该方法包括在衬底上的第一介电层中形成第一导电层结构；形成具有多个部分的图案化光刻胶层，每一部分都位于对应的一个第一导电层结构上方；在每一部分的侧壁上形成能量可去除膜(ERF)；在ERF、图案化光刻胶层的部分和第一介电层的上方形成第二介电层；去除多个部分以留下多个开口；将导电材料填充在开口中，导电材料限定第二导电层结构；在第二导电层结构、ERF和第二介电层的上方形成顶面层；以及将能量施加于ERF，以部分地去除部分侧壁上的ERF，从而形成气隙。
通过镶嵌工艺形成

[发明专利]用于集成电路设计的间隔蚀刻工艺-CN201410056283.1有效
发明人：刘如淦;张世明;谢艮轩;谢铭峰;赖志明;高蔡胜;李佳颖;谢志宏;李忠儒;蔡政勋;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-02-19 - 公布日： 2017-04-12 - 主分类号： H01L21/3105 文献下载
摘要：一种形成目标图案的方法，该方法包括在衬底上形成第一材料层；使用第一布局实施第一图案化工艺以在第一材料层中形成多个第一沟槽；使用第二布局实施第二图案化工艺以在第一材料层中形成多个第二沟槽；在多个第一沟槽和多个第二沟槽的侧壁上均形成间隔部件，间隔部件具有厚度；去除第一材料层；将间隔部件用作蚀刻掩模以蚀刻衬底；以及去除间隔部件。从而形成具有第一布局和第二布局的目标图案。本发明还提供了用于集成电路设计的间隔蚀刻工艺。
用于集成电路设计间隔蚀刻工艺

[发明专利]用于互连方案的方法-CN201510853081.4在审
发明人：姚欣洁;卡罗斯·H·迪雅兹;蔡政勋;李忠儒;黄建桦;田希文;眭晓林;包天一;吴永旭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-30 - 公布日： 2017-02-01 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及用于互连方案的方法。具体的，本发明提供一种制造半导体装置的方法，所述方法包含形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽；所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间。所述方法还包含形成第二电介质层于所述第二沟槽和所述第三沟槽内。
用于互连方案方法

[发明专利]用于集成电路图案化的方法-CN201410795211.9在审
发明人：吴杰翰;李忠儒;蔡政勋;谢铭峰;刘如淦;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-18 - 公布日： 2015-06-24 - 主分类号： H01L21/027 文献下载
摘要：一种形成目标图案的方法包括利用第一掩模在衬底上方形成多条线并且在衬底上方、多条线上方和多条线的侧壁上形成第一间隔件层。多条线被去除，从而在衬底上方提供图案化的第一间隔件层。该方法还包括在衬底上方、图案化的第一间隔件层上方和图案化的第一间隔件层的侧壁上形成第二间隔件层，并利用第二掩模在第二间隔件层上方形成图案化的材料层。借此，图案化的材料层和第二间隔件层共同地限定多个沟槽。本发明涉及用于集成电路图案化的方法。
用于集成电路图案方法

[发明专利]自对齐双间隔件图案化工艺-CN201410738380.9在审
发明人： 蔡政勋;吴永旭;黄琮闵;李忠儒;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-05 - 公布日： 2015-06-10 - 主分类号： H01L21/027 文献下载
摘要：本发明的实施例为形成半导体器件的方法和图案化半导体器件的方法。一个实施例为形成半导体器件的方法，该方法包括在半导体器件层上方形成第一硬掩模层，第一硬掩模层包括含金属材料，在第一硬掩模层上方形成第二硬掩模层，以及在第二硬掩模层上方形成第一组含金属间隔件。该方法进一步包括使用第一组含金属间隔件作为掩模来图案化第二硬掩模层，在图案化后的第二硬掩模层的侧壁上形成第二组含金属间隔件，以及采用第二组含金属间隔件作为掩模来图案化第一硬掩模层。本发明还提供自对齐双间隔件图案化工艺。
对齐间隔图案化工

1
2
下一页»
尾页
共 20 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top