“福地亮”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]附镀敷的金属基材-CN201610012147.1有效
发明人： 福地亮;辻江健太 -专利权人： JX日矿日石金属株式会社
申请日： 2016-01-08 - 公布日： 2018-01-05 - 主分类号： B32B15/01 文献下载
摘要：本发明涉及附镀敷的金属基材。具体提供一种尽管使用含有常温下与氧的反应性较高的元素的金属基材，焊料密接性及耐候性也优异的金属基材。本发明的附镀敷的金属基材是在金属基材的一部分或全部的表面上形成了选自由Co镀层、以及含有选自由Co、Ni及Mo所组成的群中的2种以上的元素的合金镀层所组成的群中的镀层的附镀敷的金属基材，且该镀层中的Co、Ni及Mo的合计附着量为500μg/dm2以上，且金属基材含有选自由Ti、Si、Mg、P、Sn、Zn、Cr、Zr、V、W、Na、Ca、Ba、Cs、Mn、K、Ga、B、Nb、Ce、Be、Nd、Sc、Hf、Ho、Lu、Yb、Dy、Er、Pr、Y、Li、Gd、Pu、In、Fe、La、Th、Ta、U、Sm、Tb、Sr、Tm及Al所组成的群中的1种以上的元素。
附镀敷金属基材

[发明专利]铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法-CN201710245430.3在审
发明人： 福地亮 -专利权人： JX金属株式会社
申请日： 2017-04-14 - 公布日： 2017-10-27 - 主分类号： H05K1/02 文献下载
摘要：本发明公开铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法，具体提供一种即便使用在高频电路基板，传输损耗亦良好地获得抑制且与树脂的密接性良好的铜箔。一种铜箔，具有粗化处理层，粗化处理层具有原粒子层，原粒子层侧表面的表面粗糙度Ra在0.12μm以下，原粒子层的原粒子的平均粒径为0.10～0.25μm。
铜箔积层体印刷线板制造方法电子机器

[发明专利]高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法-CN201410171266.2有效
发明人：新井英太;三木敦史;福地亮;永浦友太 -专利权人： JX日矿日石金属株式会社
申请日： 2014-04-25 - 公布日： 2017-10-24 - 主分类号： H05K1/09 文献下载
摘要：本发明提供即使用于高频电路基板也能良好地抑制传输损耗、且能够良好地抑制铜箔表面发生落粉的高频电路用铜箔。本发明的高频电路用铜箔，其是在铜箔的表面形成铜的一次粒子层后在该一次粒子层上形成了包含铜、钴及镍的3元系合金的二次粒子层的铜箔，其粗化处理面的一定区域的基于激光显微镜得到的三维表面积相对于二维表面积之比为2.0以上且小于2.2。
高频电路铜箔铜板印刷布线载体电子设备制造方法

[发明专利]铜箔、覆铜层压板、及印刷配线板和电子机器和传输线和天线的制造方法-CN201710025643.5在审
发明人： 福地亮 -专利权人： JX金属株式会社
申请日： 2017-01-13 - 公布日： 2017-08-18 - 主分类号： H05K3/38 文献下载
摘要：本发明公开铜箔、覆铜层压板、及印刷配线板和电子机器和传输线和天线的制造方法。具体提供一种电路加工性良好，即使用于高频电路基板也良好地抑制传输损耗的铜箔及覆铜层压板。一种铜箔，针对铜箔的光泽面侧的表面，利用激光显微镜所测得的表面粗糙度Ra为0.25μm以下，且利用激光显微镜所测得的表面粗糙度Rz为1.10μm以下，并且该铜箔在200℃加热30分钟之后或在130℃加热30分钟之后或在300℃加热30分钟之后具有层状结构。
铜箔层压板印刷线板电子机器传输线天线制造方法

[发明专利]表面处理铜箔-CN201610967732.7在审
发明人： 福地亮 -专利权人： JX日矿日石金属株式会社
申请日： 2013-03-29 - 公布日： 2017-08-11 - 主分类号： H05K1/09 文献下载
摘要：本申请涉及一种表面处理铜箔，其铜箔表面的Si附着量为3.1～300μg/dm2，铜箔表面的N附着量为2.5～690μg/dm2。本发明的课题在于获得一种在提供“在适用于高频用途的液晶聚合物(LCP)积层有铜箔”的可挠性印刷基板(FPC)用铜箔时剥离强度提高的铜箔。
表面处理铜箔

[发明专利]电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法-CN201610048388.1在审
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2009-12-22 - 公布日： 2016-05-11 - 主分类号： H05K3/06 文献下载
摘要：本发明涉及电子电路用的压延铜箔或电解铜箔以及使用它们形成电子电路的方法。本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，该压延铜箔或电解铜箔具有在蚀刻面侧形成的蚀刻速度比铜低的镍合金层，该镍合金层含有锌。本发明的课题在于，在通过蚀刻覆铜箔层压板的铜箔进行电路形成时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能缩短通过蚀刻形成电路的时间，并且可以尽力减小镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
电子电路压延铜箔电解使用它们形成方法

[发明专利]液晶聚合物覆铜层压板及该层压板中使用的铜箔-CN201280025459.6有效
发明人：新井英太;神永贤吾;三木敦史;福地亮 -专利权人： JX日矿日石金属株式会社
申请日： 2012-03-12 - 公布日： 2014-02-05 - 主分类号： C25D7/06 文献下载
摘要：本发明提供一种覆铜层压板，其是贴合有实施了包含铜－钴－镍合金镀敷的粗糙化处理的铜箔和液晶聚合物的覆铜层压板，其在铜箔电路蚀刻后没有液晶聚合物树脂表面上的粗糙化粒子残渣。该覆铜层压板是贴合有铜箔和液晶聚合物的覆铜层压板，其中，该铜箔在与液晶聚合物的粘接面上形成有铜的一次粒子层和在该一次粒子层之上的二次粒子层，该二次粒子层包含含有铜、钴和镍的三元系合金，该一次粒子层的平均粒径为0.25～0.45μm，该二次粒子层的平均粒径为0.05～0.25μm。
液晶聚合物层压板使用铜箔

[发明专利]电子电路及其形成方法以及电子电路形成用覆铜层压板-CN201180006089.7有效
发明人：山西敬亮;福地亮;神永贤吾 -专利权人：吉坤日矿日石金属株式会社
申请日： 2011-01-07 - 公布日： 2012-10-03 - 主分类号： H05K1/09 文献下载
摘要：本发明涉及一种电子电路，其为由在树脂基板的单面或两面形成的铜或铜合金层（A）、在该（A）层上的一部分或者全部区域上形成的铜或铜合金镀层（B）、在所述（B）层上的一部分或者全部区域上形成的对铜蚀刻液的蚀刻速度比铜慢的镀层（C）以及在该层（C）上形成的0.05μm以上且小于1μm的铜或铜合金镀层（D）构成的层叠体，其特征在于，包含将所述（A）层、（B）层、（C）层和（D）层的层叠部的一部分蚀刻到树脂基板表面而除去从而形成的铜电路。本发明的课题在于提高图案形成中的蚀刻中，防止短路或电路宽度不合格的产生。
电子电路及其形成方法以及用覆铜层压板

[发明专利]电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法-CN201080005933.X有效
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2010-01-21 - 公布日： 2011-12-28 - 主分类号： H05K1/09 文献下载
摘要：本发明提供一种电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面侧形成的蚀刻速度比铜低的包含铂族、金、银中的任意一种以上的金属的层或者以它们为主成分的合金的层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成电路宽度均匀的目标电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
电子电路压延铜箔电解使用它们形成方法

[发明专利]电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法-CN200980152812.5有效
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2009-12-22 - 公布日： 2011-11-30 - 主分类号： H05K3/06 文献下载
摘要：本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面一侧形成的蚀刻速度比铜低的镍或镍合金层以及在该镍或镍合金层上形成的包含锌或锌合金或它们的氧化物的耐热层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以尽力减小镍或镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
电子电路压延铜箔电解使用它们形成方法

[发明专利]电子电路的形成方法-CN200980152968.3有效
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2009-12-22 - 公布日： 2011-11-30 - 主分类号： H05K3/06 文献下载
摘要：一种电子电路的形成方法，在压延铜箔或电解铜箔的蚀刻面一侧形成镍或镍合金层后，在该树脂基板上粘贴该压延铜箔或电解铜箔，形成覆铜层压板，接着附加用于在铜箔上形成电路的抗蚀图案，进一步使用由氯化铁溶液构成的蚀刻液，去除附加了上述抗蚀图案的部分以外的覆铜层压板上的铜箔、镍或镍合金层的不必要的部分，并进行抗蚀去除，进一步通过软蚀刻去除残留的镍或镍合金层，形成铜的电路间的空间具有铜的厚度的2倍以上的宽度的电路，其课题在于，形成电路宽度平均的电路，提高图案抗蚀的抗蚀性，防止短路、电路宽度不良的发生。
电子电路形成方法

[发明专利]电子电路用的压延铜箔或电解铜箔及使用它们形成电子电路的方法-CN200980152806.X无效
发明人：山西敬亮;神永贤吾;福地亮 -专利权人：吉坤日矿日石金属株式会社
申请日： 2009-12-22 - 公布日： 2011-11-30 - 主分类号： C25D7/06 文献下载
摘要：本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，该压延铜箔或电解铜箔具有在蚀刻面侧形成的蚀刻速度比铜低的镍合金层，该镍合金层含有锌。本发明的课题在于，在通过蚀刻覆铜箔层压板的铜箔进行电路形成时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能缩短通过蚀刻形成电路的时间，并且可以尽力减小镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。
电子电路压延铜箔电解使用它们形成方法

首页
«上一页
1
2
共 27 条