“王成诚”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[外观设计]遥控彩灯桌面增高架（Q18）-CN202330249466.5有效
发明人：杨晓明;庞智超;王成诚 -专利权人：深圳市绿巨能科技发展有限公司
申请日： 2023-04-28 - 公布日： 2023-09-19 - 主分类号： 14-06 文献下载
摘要：1.本外观设计产品的名称：遥控彩灯桌面增高架（Q18）。2.本外观设计产品的用途：本外观设计产品用于笔记本电脑、显示器等电子产品的桌面增高。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：组合状态参考图。
遥控彩灯桌面增高 q18

[发明专利]闪存的制造方法及闪存-CN201911261707.7有效
发明人： 王成诚;王奇伟;邹荣;陈昊瑜 -专利权人：上海华力微电子有限公司
申请日： 2019-12-10 - 公布日： 2023-09-01 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种闪存的制造方法及闪存，闪存的制造方法包括：提供衬底；在所述衬底上形成隔离层；使用光刻胶作为掩膜，对所述隔离层进行离子注入，形成源线；在所述隔离层上形成遂穿氧化层；在所述遂穿氧化层上沉积多晶硅层，刻蚀形成浮栅，浮栅形成位线，所述位线和所述源线平行；在所述浮栅上形成多晶硅层，刻蚀形成控制栅，所述控制栅在一条直线上；在所述控制栅上形成自对准区域；在所述位线上形成第一接触孔和在所述源线上形成第二接触孔。在本发明提供的闪存的制造方法及闪存中，形成的控制栅在一条直线上，可以缩小闪存的尺寸。
闪存制造方法

[外观设计]键盘清洁刷(QJS-01)-CN202330198709.7有效
发明人： 王成诚;杨晓明 -专利权人：深圳市绿巨能科技发展有限公司
申请日： 2023-04-12 - 公布日： 2023-07-25 - 主分类号： 04-01 文献下载
摘要：1.本外观设计产品的名称：键盘清洁刷(QJS‑01)。2.本外观设计产品的用途：用于键盘清洁。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
键盘清洁 qjs 01

[外观设计]清洁笔-CN202330198707.8有效
发明人： 王成诚;杨晓明 -专利权人：深圳市绿巨能科技发展有限公司
申请日： 2023-04-12 - 公布日： 2023-07-21 - 主分类号： 07-05 文献下载
摘要：1.本外观设计产品的名称：清洁笔。2.本外观设计产品的用途：用于清洁电子产品。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
清洁

[外观设计]蓝牙适配器(2023)-CN202330005976.8有效
发明人：杨晓明;王成诚 -专利权人：深圳市绿巨能科技发展有限公司
申请日： 2023-01-05 - 公布日： 2023-05-23 - 主分类号： 14-03 文献下载
摘要：1.本外观设计产品的名称：蓝牙适配器(2023)。2.本外观设计产品的用途：用于与蓝牙设备连接进行数据或音频传输。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
蓝牙适配器 2023

[发明专利]对数加法-累加器电路系统、包括其的处理流水线以及操作方法-CN202080069215.2在审
发明人： F·A·瓦尔;王成诚 -专利权人：弗莱克斯-罗技克斯技术公司
申请日： 2020-11-21 - 公布日： 2022-07-08 - 主分类号： G06F7/556 文献下载
摘要：一种集成电路，包括多个串联连接的对数加法‑累加器电路，以在操作中执行对数加法和累加操作，其中每个对数加法‑累加器电路包括：(i)对数加法电路，用于将各自具有对数数据格式的第一输入数据与过滤器权重数据相加，并生成和输出具有对数数据格式的第一和数据，以及(ii)累加器，耦合到相关联的对数加法‑累加器电路的对数加法电路，以将第二输入数据与由相关联的对数加法电路输出的第一和数据相加以生成第一累加数据。集成电路还可以包括第一数据格式转换电路系统，其耦合到每个对数加法电路的输出端，以将第一和数据的数据格式转换成浮点数据格式，其中累加器可以是浮点类型。
对数加法累加器电路系统包括处理流水线以及操作方法

[实用新型]一种火焰切割废渣收集装置-CN201921900435.6有效
发明人：陈洁;周全望;李嘉欣;王成诚 -专利权人：云南昆钢钢结构股份有限公司
申请日： 2019-11-06 - 公布日： 2020-10-23 - 主分类号： B23K7/10 文献下载
摘要：本实用新型提供一种火焰切割废渣收集装置，涉及机械加工辅助设备技术领域，能够解决现有技术中将切割废渣直接堆落在地面上而导致不易清理的问题。该火焰切割废渣收集装置，包括设置于下料平台下方的多个废渣收集盒；废渣收集盒包括开口朝向下料平台一侧的料槽；废渣收集盒的底部均设有滑轮，且相邻两个废渣收集盒之间可拆卸连接。
一种火焰切割废渣收集装置

[外观设计]能源综合管理控制柜-CN201930680333.7有效
发明人：苏才学;曾金龙;黄金荣;王成诚 -专利权人：广州威能机电有限公司
申请日： 2019-12-06 - 公布日： 2020-09-25 - 主分类号： 10-05 文献下载
摘要：1.本外观设计产品的名称：能源综合管理控制柜。2.本外观设计产品的用途：用作发电站、数据中心、大型企业等发电机组的监控、管理平台。3.本外观设计产品的设计要点：在于形状与图案的结合。4.最能表明设计要点的图片或照片：设计1立体图1。5.本外观设计产品的底面、顶面、背面为使用时不容易看到或看不到的部位，省略设计1、设计2的后视图、俯视图、仰视图;已分别在设计1、设计2的立体图1和立体图2中示出，省略设计1、设计2的左视图、右视图。6.指定设计1为基本设计。
能源综合管理控制

[发明专利]半导体器件及其制作方法、电子装置-CN201610981522.3有效
发明人：张金霜;王成诚 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-11-08 - 公布日： 2020-09-08 - 主分类号： H01L27/11517 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，所述半导体衬底至少包括存储单元器件区，在所述存储单元器件区的半导体衬底上形成由存储单元组成的存储阵列；在所述半导体衬底上形成初始层间介电层、第一层间介电层、第二层间介电层和第三层间介电层；在所述第三层间介电层中形成用于形成第一金属层的沟槽；在所述第二层间介电层中形成源区的顶部接触孔和漏区的顶部接触孔；形成源漏区顶部接触，以及第一金属层，其中，在图形化所述第二层间介电层时，以图形化的所述第三层间介电层自对准进行。该制作方法可以简化顶部接触孔布图并降低成本。该半导体器件和电子装置具有类似的优点。
半导体器件及其制作方法电子装置

[发明专利]一种半导体器件及其制作方法、电子装置-CN201610830376.4有效
发明人： 王成诚;陈超;李绍彬;仇圣棻 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-09-19 - 公布日： 2020-06-09 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成图形化的控制栅和自对准硬掩膜层；在所述图形化的控制栅和自对准硬掩膜层的侧壁上形成间隙壁以及位于所述间隙壁之上的刻蚀停止层；形成源/漏自对准接触，其中，所述间隙壁的高度低于所述自对准硬掩膜层，所述间隙壁被所述蚀刻停止层完全包裹。该制作方法可以防止NOR存储器中控制栅与源/漏短接或击穿，提高了器件的良率。该半导体器件和电子装置具有类似的优点。
一种半导体器件及其制作方法电子装置

[发明专利]3D NOR闪存的制作方法及其的存储单元结构-CN201911372410.8在审
发明人： 王成诚;王奇伟;陈昊瑜;邹荣;邵华 -专利权人：上海华力微电子有限公司
申请日： 2019-12-27 - 公布日： 2020-05-12 - 主分类号： H01L27/11524 文献下载
摘要：本发明涉及3D NOR闪存的制作方法及其的存储单元结构，涉及半导体集成电路制造工艺，通过在半导体衬底的沟槽内依次形成覆盖沟槽侧壁和底部的隧穿介质层，依位于沟槽侧壁的隧穿介质层设置的多晶硅浮栅，覆盖所述至少一沟槽的底部、多晶硅浮栅的侧壁和顶部、第二n型掺杂多晶硅层的侧面并延伸覆盖第二n型掺杂多晶硅层的上表面的多晶硅层间电介质层，以及填充多晶硅浮栅之间空隙的控制栅极，形成位于半导体衬底内的垂直沟道结构，漏区、共源区和沟道区位于栅极结构的侧面，并沟道区位于漏区与共源区之间，如此形成的闪存单元可突破沟道长度对存储单元的尺寸限制从而能缩小存储单元的面积。
nor 闪存制作方法及其存储单元结构

[发明专利]一种半导体器件及其制作方法、电子装置-CN201610832490.0有效
发明人： 王成诚;李绍彬;仇圣棻 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-09-19 - 公布日： 2020-04-10 - 主分类号： H01L27/11517 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在半导体衬底上形成图形化的控制栅和自对准硬掩膜层；在图形化的控制栅和自对准硬掩膜层的侧壁上形成间隙壁以及位于间隙壁之上的刻蚀停止层；形成源/漏自对准接触，其中，图形化的自对准硬掩膜层包括第一部分和位于第一部分之下的第二部分，所述第一部分的宽度小于所述第二部分的宽度，所述间隙壁包括位于所述自对准硬掩膜层第一部分的侧壁上的第一间隙壁和位于自对准硬掩膜层第二部分和控制栅的侧壁上的第二间隙壁，第二间隙壁被蚀刻停止层完全包裹。该制作方法可以NOR存储器中控制栅与源/漏的短接或击穿。该半导体器件和电子装置具有类似的优点。
一种半导体器件及其制作方法电子装置

[发明专利]闪存及其制造方法-CN201910530006.2在审
发明人： 王成诚;邹荣;王奇伟 -专利权人：上海华力微电子有限公司
申请日： 2019-06-19 - 公布日： 2019-09-24 - 主分类号： H01L27/11524 文献下载
摘要：本发明公开了一种闪存，沟道区包括形成于半导体衬底表面区域中的第一浅沟槽，隧穿介质层和多晶硅浮栅形成在第一浅沟槽中并延伸到第一浅沟槽外；在多晶硅浮栅的宽度方向上的两侧面和顶部表面上依次形成有控制介质层和多晶硅控制栅；源漏区自对准形成在多晶硅浮栅的长度方向上两侧的有源区中，多晶硅浮栅的宽度方向上的两侧面和有源区的宽度方向上的两侧面自对准；沟道区位于源区和漏区之间，沟道具有沿第一浅沟槽侧面延伸的纵向结构，纵向结构使沟道的长度增加并使沟道的长度满足短沟道效应的条件下使多晶硅浮栅的长度减少。本发明还公开了一种闪存的制造方法。本发明能突破沟道长度对存储单元的尺寸限制，从而能缩小存储单元的面积。
多晶硅浮栅浅沟槽沟道两侧面闪存源区存储单元纵向结构沟道区自对准半导体衬底表面多晶硅控制栅短沟道效应隧穿介质层侧面延伸长度减少长度增加尺寸限制顶部表面介质层源漏区漏区制造延伸

[发明专利]半导体器件-CN201410345745.1有效
发明人：杨芸;李绍彬;王成诚 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-07-18 - 公布日： 2018-10-23 - 主分类号： H01L23/52 文献下载
摘要：本申请公开了一种半导体器件。该半导体器件包括：源线；字线，与源线平行设置；字线接触孔结构，与字线垂直相交设置，且字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置。该半导体器件中，通过将字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置，从而增加了字线接触孔与源线之间的距离，并减小了字线接触孔结构和源线之间的寄生电容，进而提高了半导体器件的击穿电压。
半导体器件

[发明专利]一种闪存存储器的制备方法-CN201310077001.1有效
发明人： 王成诚;仇圣棻;李绍彬;杨芸 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-11 - 公布日： 2018-01-30 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供一种闪存存储器的制备方法，本发明采用湿法刻蚀与干法刻蚀结合的方法形成位于浮栅间隔离结构处的沟槽，该沟槽横截面为倒梯形且开口存在倒角。与现有技术采用纯湿法刻蚀相比较，本发明增加的干法刻蚀，一方面，使增加有源区与控制栅的最短距离的同时保证该距离的一致性，有利于增加闪存存储器的控制栅与浮栅之间的电容面积，提高栅耦合系数，从而提升存储器的额定漏电流，进而提高闪存存储器的擦除速度和循环操作时器件的可靠性；另一方面，增大了沟槽开口的宽度，降低沟槽深宽比，有利于提高填充至倒梯形沟槽内材料的致密性的同时，降低相邻存储单元浮栅间的耦合干扰，提高闪存存储器的可靠性。
一种闪存存储器制备方法

1
2
下一页»
尾页
共 23 条