“深圳市国微电子有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果166个，建议您升级VIP下载更多相关专利

[发明专利]一种交换系统及其交换设备中缓冲器的管理方法、系统-CN201310713835.7在审
发明人：殷中云;温海珊;高昌垒;朱熹 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-20 - 公布日： 2015-06-24 - 主分类号： H04L12/24 文献下载
摘要：本发明属于通信技术领域，提供了一种交换系统及其交换设备中缓冲器的管理方法、系统。该方法及系统通过对目标终端发送的请求完成信号进行计数，之后对计数值和请求源信号进行随机编码，得到表征不同优先级的确认信号并通过输出缓冲器发送给源终端。相对于现有技术，可实现对系统带宽的合理分配，避免由于分配不公平而出现延迟、数据包的丢弃和同步传输信号质量较差的问题，同时避免资源竞争导致的额外延时。
一种交换系统及其设备缓冲器管理方法

[发明专利]数据压缩方法及数据解压缩装置-CN201310720067.8在审
发明人：李暄;钟永红;毛景雄;刘宇骐;郭左兴 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-23 - 公布日： 2015-06-24 - 主分类号： H03M7/30 文献下载
摘要：本发明适用于数据压缩领域，提供了一种数据压缩方法及数据解压缩装置。所述方法包括：接收待压缩数据；将接收的待压缩数据分为第一部分数据和第二部分数据，所述第一部分数据作为压缩所述第二部分数据的动态字典；将第二部分数据与所述动态字典匹配，若匹配成功，将所述待压缩数据转换成匹配成功对应的格式，若匹配失败，分析所述第二部分数据的格式，并将分析了格式的具有重复特性的第二部分数据转换成匹配失败对应的格式；更新动态字典；输出压缩数据。本发明实施例能够确保高效率压缩，达到高效的压缩性能。
数据压缩方法数据解压缩装置

[发明专利]一种时钟相位校正电路-CN201310713946.8在审
发明人：宋阳;赵鹏;周栋梁;刘艳娇 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-20 - 公布日： 2015-06-24 - 主分类号： H03L7/06 文献下载
摘要：本发明属于时钟校正技术领域，提供了一种时钟相位校正电路。该电路是由译码电路对目标相位的数字表达信号进行编译，得到相应的数字控制信号，该数字控制信号控制电流合成电路输出相应的偏置电压，相位合成电路接收参考时钟，并在偏置电压的调控下合成所需的时钟相位。由于是采用数字控制信号实现时钟校正，从而可方便及任意角度调节校正采样时钟，并构建各种数据时钟恢复方案，简化了系统设计复杂度，相对于现有技术，避免了采用锁相环的模拟器件，提高了时钟提取或补偿的精确度，从而可提高通信信号的传输质量和传输速度，特别适用于高速串行通信系统中对时钟信号的提取或校正。
一种时钟相位校正电路

[发明专利]一种半导体电路抗单粒子翻转的全加固方法及系统-CN201310717647.1在审
发明人：黎陈波;邱嘉敏;罗春华;李孝远 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-23 - 公布日： 2015-06-24 - 主分类号： G06F17/50 文献下载
摘要：本发明适用于半导体领域，提供了一种半导体电路抗单粒子翻转的全加固方法及系统，该方法包括：将半导体电路划分为多个模块；确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；验证电路功能。本发明通过在仿真前对电路进行分块处理，并分别确定各模块中的敏感节点，以便对敏感节点添加时间冗余结构，实现全加固功能，并通过调整调整MOS管的参数进一步增强加固效果，达到全加固的设计标准，操作简单，增加电路面积小，增加功耗较低。
一种半导体电路粒子翻转加固方法系统

[发明专利]一种基于半导体电路的抗单粒子效应验证方法及系统-CN201310718181.7在审
发明人：李孝远;陈益冬;罗春华;邱嘉敏 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-23 - 公布日： 2015-06-24 - 主分类号： G06F17/50 文献下载
摘要：本发明适用于半导体领域，提供了一种基于半导体电路的抗单粒子效应验证方法及系统，包括：根据工艺条件建立器件三维模型；根据器件三维模型构建级联电路；对级联电路加载重粒子模型，生成仿真数据；根据仿真数据确定电路中的敏感节点；对级联电路进行单粒子瞬态分析，生成重粒子入射能量与瞬态电流的对应关系；根据敏感节点和对应关系构建分段电流模型；在分段电流模型中采集关键节点，生成模型数据对照表；调用模型数据对照表，构建分段线性电流源模型。本发明对级联电路加载重粒子模型后进行仿真，准确定位了电路中的敏感节点，并通过单粒子瞬态分析，实现对电路的抗单粒子效应能力的快速评估，保证产品抗辐照性能的同时合理控制芯片面积。
一种基于半导体电路粒子效应验证方法系统

[发明专利]一种芯片及其端口阻抗匹配校正电路-CN201310700398.5在审
发明人：赵鹏;宋阳;李帅人;刘艳娇 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-18 - 公布日： 2015-06-24 - 主分类号： H03H7/38 文献下载
摘要：本发明属于芯片端口阻抗匹配技术领域，提供了一种芯片及其端口阻抗匹配校正电路。本发明在芯片通过数字逻辑控制模块调整第一电阻匹配模块或第二电阻匹配模块的总阻值，并控制阻值比较模块交替获取外部电阻的电压和第一电阻匹配模块的电压或第二电阻匹配模块的电压，由阻值比较模块对外部电阻的电压与第一内部电阻电压或第二内部电阻电压进行比较，并根据比较结果输出比较反馈信号至数字逻辑控制模块，再由数字逻辑控制模块根据比较反馈信号判断第一电阻匹配模块或第二电阻匹配模块的总阻值是否等于外部电阻的阻值，是，则表明阻抗匹配完成，否，则数字逻辑控制模块继续调整第一电阻匹配模块或第二电阻匹配模块的总阻值以达到完成阻抗匹配的目的。
一种芯片及其端口阻抗匹配校正电路

[发明专利]一种同步数据的方法、系统及交换矩阵-CN201310714061.X在审
发明人：殷中云;冀力强;温海珊 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-20 - 公布日： 2015-06-24 - 主分类号： H04L7/00 文献下载
摘要：本发明属于通信技术，提供了一种同步数据的方法、系统及交换矩阵，所述方法包括：在第一端口发送数据包至第二端口后，所述第一端口发送同步信息至第三端口，通知所述第三端口同步数据；根据所述同步信息，所述第三端口产生同步包，发送所述同步包至所述第一端口，所述同步包包括所述第一端口源地址信息，及第二端口、第三端口的目的地地址信息；根据所述同步包的目的地地址信息，所述第一端口发送所述同步包至所述第二端口；所述第二端口接收所述同步包，响应所述同步包，并发送所述数据包至所述第三端口。当作为接收的端口收到数据包后，才会处理后面的请求同步数据的同步包，提高了数据同步的准确性、一致性，防止了数据同步错误的问题。
一种同步数据方法系统交换矩阵

[发明专利]一种提高大容量反熔丝存储器成品率的方法-CN201310717721.X在审
发明人：李孝远;罗春华;邱嘉敏;陈益冬 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-23 - 公布日： 2015-06-24 - 主分类号： G11C17/16 文献下载
摘要：本发明提供了一种提高大容量反熔丝存储器成品率的方法，包括根据反熔丝存储器的结构确定反熔丝存储器编程和读取环路；确定置换修复功能电路；通过对反熔丝存储器成品率的预估确定反熔丝存储器的置换修复功能电路的规模；通过对反熔丝存储器的数据进行校验来判断是否需要对反熔丝存储器进行修复，若是，则选择相应规模的置换修复功能电路对反熔丝存储器的错误存储位或有缺陷存储位进行置换修复；根据反熔丝存储器的成品率调整置换修复功能电路的规模，并采用调整后的置换修复功能电路对反熔丝存储器的错误存储位或有缺陷存储位进行置换修复。本发明采用硬件电路有效提高大容量反熔丝存储器的成品率。
一种提高容量反熔丝存储器成品率方法

[发明专利]一种基于SCR结构耐正负高压的端口ESD结构及其等效电路-CN201310695014.5在审
发明人：杜明;裴国旭 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-17 - 公布日： 2015-06-17 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种基于SCR结构耐正负高压的端口ESD结构及其等效电路，其中端口ESD结构包括P型衬底，第一N型掩埋层和第二N型掩埋层；所述第一N型掩埋层通过第一N阱、第二N阱分别与第一N+有源区、第二N+有源区接到电源电位并与第一P阱形成隔离；所述第二N型掩埋层通过第三N阱、第四N阱分别与第三N+有源区、第四N+有源区接到电源电位并与第二P阱形成隔离；应用时，所述第一N+有源区、所述第二N+有源区、所述第三N+有源区和所述第四N+有源区均接电源；P+有源区接地，有源区接端口PAD，有源区、栅氧和有源区、栅氧接到一起，有源区接地。本发明可以支持端口工作在正负压状态，同时有良好的ESD能力。
一种基于 scr 结构正负高压端口 esd 及其等效电路

[发明专利]一种基于HVNMOS耐正负高压的端口ESD结构及其等效电路-CN201310695611.8在审
发明人：杜明;彭首春 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-17 - 公布日： 2015-06-17 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种基于HVNMOS耐正负高压的端口ESD结构及其等效电路，端口ESD结构包括第一NBL掩埋层、第二NBL掩埋层、与电源连接的第一N+有源区、第二N+有源区、第三N+有源区、第四N+有源区和第一N阱、第二N阱、第三N阱、第四N阱；以第一P+有源区、第二P+有源区为接触的第一P阱；以第三P+有源区、第四P+有源区为接触的第二P阱；接GND的第五P+有源区。等效电路包括第一MOS管N1和第二MOS管N2；第一MOS管N1的栅极与第二MOS管N2的栅极连接，第一MOS管N1的源极与第二MOS管N2的源极连接，第一MOS管N1的源极还与第一MOS管N1的栅极连接，第一MOS管N1的漏极连接至端口PAD，第二MOS管N2的漏极接地。本发明具有耐正负高压特性的同时，也能满足ESD防护要求。
一种基于 hvnmos 正负高压端口 esd 结构及其等效电路

[发明专利]一种超标量流水线保留站处理指令的方法及装置-CN201310692403.2在审
发明人：康海容;施懿;钱少雄;邱均华 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-16 - 公布日： 2015-06-17 - 主分类号： G06F9/38 文献下载
摘要：本发明适用于微处理器技术领域，提供了一种超标量流水线保留站处理指令的方法及装置，包括：确定相关性指令和非相关性指令的判断规则；获取多条流水线中写入操作队列中的各个指令；根据该判断规则，判断该各个指令之间的相关性，识别该指令为相关性指令或非相关性指令；按操作队列中指令写入的顺序，将该相关性指令缓存在第一类型保留站，将该非相关性指令缓存在第二类型保留站；其中，该相关性指令指的操作队列中的计算结果或运算参数存在调用顺序的指令，该非相关性指令为操作队列中除相关性指令以外的指令，该第一类型保留站和第二类型保留站是不同的保留站。本发明提高了流水线执行段并行性处理的性能。
一种标量流水线保留处理指令方法装置

[发明专利]一种栅跟随输入输出电路-CN201310689170.0在审
发明人：吴志远;胡伟平;康海容 -专利权人： 深圳市国微电子有限公司
申请日： 2013-12-16 - 公布日： 2015-06-17 - 主分类号： H03K17/687 文献下载
摘要：本发明适用于集成电路领域，提供了一种栅跟随输入输出电路；其中，所述栅跟随输入输出电路具有输入输出端，包括输出前级驱动电路、输出级电路、输入级电路以及静电释放电路，还包括浮动偏置电路和栅跟随电路；从而，当集成芯片处于接收模式时，栅跟随电路实时跟踪输入输出端的电压变化，调整向浮动偏置电路输出的控制信号，进而浮动偏置电路调整所述MOS管的衬底的电压，有效地减少了漏电流的持续时间。
一种跟随输入输出电路

[发明专利]一种1553B总线协议IP核的多接口模式实现方法-CN201310611834.1在审
发明人：安晓鹏;张京;周锦;刘云龙 -专利权人： 深圳市国微电子有限公司
申请日： 2013-11-26 - 公布日： 2015-06-03 - 主分类号： G06F13/38 文献下载
摘要：本发明属于1553B总线协议的IP核设计领域，提供了一种1553B总线协议IP核的多接口模式实现方法。该方法是通过接收并识别微处理器的相关配置指令，实现对1553B总线协议IP核中接口单元的读写控制模式的识别。可识别出透明模式下的读写1553B总线协议IP核的外部存储器、读写1553B总线协议IP核内部的共享存储器两种读写控制模式，并可识别出缓冲模式下的16位非零等待缓冲模式、以及16位零等待缓冲模式两种读写控制模式，还可识别出缓冲模式下的8位非零等待缓冲模式、以及8位零等待缓冲模式两种读写控制模式，从而解决了现有1553B总线协议IP核的接口形式单一的问题，提高了可扩展性。
一种 1553 总线协议 ip 接口模式实现方法

[发明专利]一种闪存阵列管理方法及装置-CN201310632705.0在审
发明人：胡华锋;孙长江;艾德培 -专利权人： 深圳市国微电子有限公司
申请日： 2013-11-29 - 公布日： 2015-06-03 - 主分类号： G06F3/06 文献下载
摘要：本发明适用于计算机数据存储技术领域，提供了一种闪存阵列管理方法及装置，所述方法包括：将闪存阵列划分为n个物理工作组，其中，同一物理工作组中每个闪存的相同页组合为物理组合页，同一物理工作组中每个闪存的相同块组合为物理组合块；按照物理组合页的大小将逻辑空间划分为若干逻辑页，将划分得到的若干逻辑页分成n个与物理工作组对应的逻辑工作组，同一逻辑工作组的逻辑页按照其逻辑地址重新编址，获得逻辑组合页；逻辑工作组中的逻辑组合页与相应物理工作组中的物理组合页采用动态映射的方式进行管理，以实现对所述闪存阵列的读写。本发明，缩减映射表占用的存储空间，降低块映射导致的写入放大。
一种闪存阵列管理方法装置

[发明专利]航空总线系统及其保护电路-CN201410747734.6在审
发明人：王艳东;刘云龙;卢国新;贾增元 -专利权人： 深圳市国微电子有限公司
申请日： 2014-12-08 - 公布日： 2015-05-06 - 主分类号： G05B19/048 文献下载
摘要：本发明属于集成电路领域，尤其涉及一种航空总线系统及其保护电路。本发明提供的航空总线系统保护电路，设于总线发送器的端口与系统总线之间，能够在系统总线出现过流时，将总线发送器端口的过流保护部件熔断，完全断开总线发送器与系统总线之间的物理连接，实现总线发送器与系统总线的完全隔离，以保护总线控制器、处理器等其他关键系统设备。同时，该保护电路也能防止总线发送器自身内部由于短路、闩锁等故障引起的过压和过流传导到系统总线上，避免由于总线发送器的故障造成总线上其他接收节点的损坏。
航空总线系统及其保护电路

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
下一页»
尾页
共 166 条