“海光集成电路设计（北京）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]真随机数发生电路、方法及电子设备-CN202211656823.0有效
发明人：尹说;南海卿;张晓强 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2022-12-22 - 公布日： 2023-10-20 - 主分类号： G06F7/58 文献下载
摘要：本申请实施例提供一种真随机数发生电路、方法及电子设备，所述电路包括：数据信号生成模块，用于接收第一时钟信号，并增加所述第一时钟信号的时钟抖动以获得数据信号；采样信号生成模块，用于接收第二时钟信号，并增加所述第二时钟信号的时钟抖动以获得采样信号；收集模块，用于接收所述数据信号和所述采样信号，根据所述采样信号对所述数据信号进行采样，所述收集模块在所述数据信号和所述采样信号满足所述收集模块的亚稳态出现条件时，所述收集模块处于亚稳态状态，输出真随机数序列。本申请实施例提供的真随机数发生电路能够提高输出序列的随机性。
随机数发生电路方法电子设备

[发明专利]芯片设计方法、装置、电子设备及计算机可读存储介质-CN202310641899.4在审
发明人：赵耀 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2023-06-01 - 公布日： 2023-10-10 - 主分类号： G06F30/392 文献下载
摘要：本申请提供一种芯片设计方法、装置、电子设备及计算机可读存储介质，方法包括：在芯片的布局阶段，对已完成的布局进行时序冲突检测，以检测出存在时序冲突的目标setup路径；所述目标setup路径为存在时序冲突的建立时间所在的路径；增加所述目标setup路径的建立时间余量；基于增加所述建立时间余量的所述目标setup路径，重新进入芯片的布局阶段。本申请的方案可以提高建立时间与保持时间的冲突解决概率，降低建立时间与保持时间的冲突解决难度，减少需要降低芯片工作频率的风险。
芯片设计方法装置电子设备计算机可读存储介质

[发明专利]一种集成电路封装结构及集成电路封装方法-CN202310685613.2在审
发明人：余聪 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2023-06-09 - 公布日： 2023-09-05 - 主分类号： H01L23/498 文献下载
摘要：本申请的实施例公开了一种集成电路封装结构及集成电路封装方法，涉及集成电路封装技术领域，为能够降低基板的制造成本以及便于实现基板的复用而发明。集成电路封装结构，包括：基板；至少两个再布线层，所述至少两个再布线层叠放在所述基板上，与所述基板相邻的再布线层上的金属连接线与所述基板上的金属连接线相连接，相邻的两个再布线层上的金属连接线相连接；晶粒，所述晶粒设在顶层的再布线层上，所述晶粒与所述顶层的再布线层上的金属连接线相连接。
一种集成电路封装结构方法

[发明专利]一种占空比可调电路、芯片及电子设备-CN202211690436.9在审
发明人：张伟 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2022-12-27 - 公布日： 2023-09-01 - 主分类号： H03K5/156 文献下载
摘要：本申请提供一种占空比可调电路、芯片及电子设备，占空比可调电路包括：延迟锁相环电路，被配置为接收原始时钟信号，并对所述原始时钟信号进行延迟产生N个相位等差的第一时钟信号；占空比调节电路，与所述延迟锁相环电路电连接，并被配置为接收占空比选择信号，并根据所述占空比选择信号从N个所述第一时钟信号中选择两个目标第一时钟信号，以根据两个所述目标第一时钟信号生成第二时钟信号。基于本申请实施例所提供的占空比可调电路，只需根据需要向占空比可调电路中输出对应的占空比选择信号，即可使得占空比可调电路产生所需占空比的第二时钟信号，实现时钟信号的准确受控调整。
一种可调电路芯片电子设备

[发明专利]异常测试结构获取方法、验证方法及相关装置-CN202310658041.9在审
发明人：张琪麟;詹扬扬;王伟 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2023-06-05 - 公布日： 2023-08-25 - 主分类号： H01L21/67 文献下载
摘要：本申请实施例提供一种异常测试结构获取方法、验证方法及相关装置，其中，异常测试结构获取方法包括获取测试数据集；获取驱动电流不满足对应的驱动电流阈值，或漏电流不满足对应的漏电流阈值的单参数异常数据，得到单参数异常测试结构集和单参数正常测试结构集；根据单参数正常测试结构集中的各个单参数正常测试结构的驱动电流和漏电流，构建双参数特征，获取双参数特征阈值；获取双参数特征不满足双参数特征阈值的双参数异常数据，获取双参数异常数据所对应的各个双参数异常测试结构，得到双参数异常测试结构集；根据单参数异常测试结构集和双参数异常测试结构集，得到异常测试结构集。本申请实施例所提供的方法可提高获取异常测试结构的准确性。
异常测试结构获取方法验证相关装置

[发明专利]一种门控电源、SOC芯片、电子设备及时序控制方法-CN202310566743.4在审
发明人：张书磊;刘家赓;金军贵 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2023-05-18 - 公布日： 2023-08-22 - 主分类号： G06F1/26 文献下载
摘要：本申请涉及一种门控电源、SOC芯片、电子设备及时序控制方法，属于电子电路领域。该门控电源包括：开关模块和摆率控制模块；所述开关模块的输入端被配置为与输入电源电连接；所述摆率控制模块与所述开关模块的控制端电连接，所述摆率控制模块与所述开关模块共用电源输出端，所述电源输出端被配置为与用电模块的电源端电连接；所述摆率控制模块被配置为与所述开关模块相配合，在所述用电模块上电和/或下电期间，调节所述电源输出端的输出电压的摆率。该门控电源能够实现模块级的上电或下电时序和摆率的精确控制，能够解决模块级上电或下电和系统级上电或下电间的时序冲突。
一种门控电源 soc 芯片电子设备时序控制方法

[发明专利]电压检测电路、方法及模数转换器、SOC芯片-CN202310584662.7在审
发明人：张书磊;金军贵 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2023-05-23 - 公布日： 2023-08-22 - 主分类号： G01R19/00 文献下载
摘要：本申请提供一种电压检测电路、方法及模数转换器、SOC芯片，涉及电子电路领域。电压检测电路包括：环形振荡器、采样电路和处理电路，环形振荡器具有不同层级的多个输出端，环形振荡器的输入端用于接收待检测电压，采样电路的第一输入端与环形振荡器中每一级的输出端连接，处理电路的第一输入端与采样电路连接，环形振荡器被配置为基于待检测电压生成振荡信号，振荡信号的频率与待检测电压相关；采样电路被配置为对环形振荡器中每一级输出的振荡信号进行采样，得到环形振荡器状态信号和环形振荡器最后一级输出的振荡信号的整数倍振荡次数；处理电路被配置为基于环形振荡器状态信号、整数倍振荡次数，得到用于表征待检测电压的大小的振荡次数。
电压检测电路方法转换器 soc 芯片

[发明专利]芯片良率预测方法、装置及计算机可读存储介质-CN202211553200.0有效
发明人：夏丁福;张太白;陆毅 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2022-12-05 - 公布日： 2023-08-18 - 主分类号： G11C29/56 文献下载
摘要：本发明提供一种芯片良率预测方法、装置及计算机可读存储介质。所述方法包括：选取第一预定数量个满足工艺角范围的芯片；对所选取的芯片进行电性测试，获得每个芯片各个测试项目的电性参数；计算每个芯片的位置概率；根据每个芯片的位置概率，计算多组位置概率相邻的两个芯片之间的概率差；针对每个测试项目，根据每组位置概率相邻的两个芯片之间的概率差，对每组位置概率相邻的两个芯片的电性参数进行插值，直至生成包括第二预定数量个电性参数的样本；根据每个测试项目对应的第二预定数量个电性参数的样本进行良率计算。本发明能够提高芯片良率预测的可靠性和精度。
芯片预测方法装置计算机可读存储介质

[发明专利]一种基于系统级测试平台的芯片并行测试系统和测试方法-CN202310512924.9在审
发明人：桂晓峰;李育飞;徐宏思 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2023-05-08 - 公布日： 2023-07-28 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种基于系统级测试平台的芯片并行测试系统和测试方法，该并行测试系统包括测试服务器和多个系统级测试平台，测试平台包括测试主板以及与测试主板通过总线连接的读写工具，测试主板上设置有待测芯片，测试服务器通过网络连接到每个测试平台的读写工具，测试服务器运行测试程序，用于通过控制多个读写工具对多个待测芯片进行并行测试。本发明的技术方案利用系统级测试平台实现多个待测芯片的并行测试，降低了测试成本，能够适配不同型号和项目的产品，不需要向量文件的转换和编译，提高了可扩展性，验证流程简洁高效。
一种基于系统测试平台芯片并行方法

[发明专利]一种电源信号自检查的接口电路板、自动测试方法和测试平台-CN202310439496.1在审
发明人：葛丽颖 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2023-04-23 - 公布日： 2023-07-25 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种电源信号自检查的接口电路板、自动测试方法和测试平台，接口电路板连接在待测芯片和自动测试机的电源模块之间，接口电路板的电源线和电源感测线在接口电路板上短接，接地线和接地感测线在接口电路板上短接；接口电路板包括电源监控管脚，电源监控管脚将电源线连接到自动测试机数字信号通道，以通过自动测试机数字信号通道对电源监控管脚输出的电源信号进行自检查。本发明的技术方案在不依赖芯片的情况下，预先对接口电路板进行电源信号自检查，而且扩展了电源在线检查的覆盖范围，不需要装卸接口电路板或者使用额外的仪表，提高了检查的便利性，降低了硬件成本、人力成本和时间成本。
一种电源信号检查接口电路板自动测试方法平台

[发明专利]一种数据自刷新电路、芯片及电子设备-CN202310270573.5在审
发明人：李二亮;姚其爽 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2023-03-16 - 公布日： 2023-06-23 - 主分类号： G11C7/22 文献下载
摘要：本申请提供一种数据自刷新电路、芯片及电子设备，数据自刷新电路包括相互连接的状态机、计数器和存储器；其中：所述状态机用于在数据刷新使能信号有效时，控制所述计数器在每一个时钟周期产生一个第一地址并输出给所述存储器；所述状态机还用于在所述数据刷新使能信号有效时，在每一个时钟周期向所述存储器输出一个翻转信号，以使所述存储器中位于所述第一地址处的数据翻转。本申请通过状态机的控制，并利用计时器依次产生进行数据翻转的地址，使得可以对存储器中的数据主动进行翻转，而数据翻转后，存储器的存储单元的晶体管导通情况就会发生变化，从而有效缓解存储器中的BTI效应，缓解存储器的老化，提高存储器的使用寿命。
一种数据刷新电路芯片电子设备

[发明专利]一种芯片设计方法、装置及相关设备-CN202211576375.3在审
发明人：张亚光 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2022-12-09 - 公布日： 2023-05-30 - 主分类号： G06F30/30 文献下载
摘要：本发明实施例提供一种芯片设计方法、装置及相关设备，所述方法包括：获取处理系统中多个芯片的电压域信息；根据所述电压域信息，确定多个芯片中的共享电压域信息，所述共享电压域信息用于指示至少被2个芯片共享的电压域；基于预设规则，以及所述共享电压域信息，配置所述处理系统的共享静电钳位电路；其中，所述共享静电钳位电路至少被2个芯片共享；所述预设规则至少包括：在n个芯片共享电压域时，配置由所述n个芯片共享的共享静电钳位电路，n为大于或等于2的整数。本发明实施例能够在实现芯片的静电防护情况下，有效节约芯片面积。
一种芯片设计方法装置相关设备

[发明专利]模型的生成方法、版图面积预测方法、装置及相关设备-CN202211662860.2有效
发明人：蔡宇韬 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2022-12-23 - 公布日： 2023-05-23 - 主分类号： G06F30/392 文献下载
摘要：本申请提供一种模型的生成方法、版图面积预测方法、装置及相关设备，模型的生成方法包括：获取构成目标标准单元的所有晶体管之间的连接关系；目标标准单元为标准单元库中的标准单元；根据目标标准单元中的目标连接关系构建模板电路；目标连接关系为与预先定义好的虚拟栅极产生因素相匹配的连接关系；模板电路为多个，且各模板电路所具有的各类虚拟栅极产生因素的数量的组合不同；根据各模板电路所具有的各类虚拟栅极产生因素的数量，以及各模板电路所产生的虚拟栅极的数量，得到各类虚拟栅极产生因素的数量与虚拟栅极的数量之间的映射关系；映射关系为虚拟栅极的数量预测模型。本申请的方案提供了可直接预测出标准单元的版图面积的能力。
模型生成方法版图面积预测装置相关设备

[实用新型]芯片封装结构-CN202223393428.6有效
发明人：董建;李成;陆洋 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2022-12-13 - 公布日： 2023-05-09 - 主分类号： H01L23/02 文献下载
摘要：本实用新型提供一种芯片封装结构，其中芯片封装结构包括：散热盖、加固片、芯片、辅助电子器件和基板；加固片、芯片和辅助电子器件固定设置于基板的同一表面上，散热盖位于加固片背离基板的一侧，散热盖与加固片固定连接，散热盖与芯片焊接，基板与加固片和散热盖合围成一安装腔，芯片位于安装腔内；加固片朝向基板的表面开设有容纳腔，辅助电子器件位于容纳腔内。本实用新型能够提高芯片封装的良率。
芯片封装结构

[发明专利]测试点验证方法及相关装置-CN202211502273.7在审
发明人：屈磊;张宁;高红莉 -专利权人： 海光集成电路设计（北京）有限公司
申请日： 2022-11-28 - 公布日： 2023-04-18 - 主分类号： G06F30/398 文献下载
摘要：本申请实施例提供一种测试点验证方法及相关装置，其中测试点验证方法，包括：获取各个待验证测试点，获取各个所述待验证测试点的测试用例，并建立各个所述测试用例和与所述测试用例对应的所述待验证测试点的链接关系，获取各个所述测试用例的仿真结果，并根据所述链接关系，将各个所述测试用例的仿真结果标记至对应的所述待验证测试点，根据各个所述待验证测试点的各个所述测试用例的仿真结果，利用预定的通过率获取规则，获取各个所述待验证测试点的验证通过率。本申请实施例所提供的测试点验证方法及相关装置，能够提高芯片测试点验证的效率。
测试验证方法相关装置

1
2
下一页»
尾页
共 19 条