“格里特·简·赫民克”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]通过移除对字线数据的预充电相依性而以减少的编程干扰对非易失性存储器进行编程-CN200780050917.0有效
发明人：东英达;杰弗里·W·卢策;达娜·李;格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2007-12-27 - 公布日： 2010-01-13 - 主分类号： G11C16/04 文献下载
摘要：在编程期间使未选定群组非易失性存储元件升压以减少或消除对连接到选定字线的作为目标但未选定的存储器单元的编程干扰。在将编程电压施加到所述选定字线且使所述未选定群组升压之前，对所述未选定群组进行预充电，以通过为所述未选定群组提供较大升压电位来进一步减少或消除编程干扰。在预充电期间，在较高电压下为可能已经受部分编程的某些存储器单元提供一个或一个以上预充电启用信号。
通过数据充电相依减少编程干扰非易失性存储器进行

[发明专利]通过使用不同的预充电启用电压而以减少的编程干扰对非易失性存储器进行编程-CN200780051323.1有效
发明人： 格里特·简·赫民克;东英达;杰弗里·W·卢策;达娜·李 -专利权人：桑迪士克股份有限公司
申请日： 2007-12-27 - 公布日： 2010-01-13 - 主分类号： G11C16/04 文献下载
摘要：在编程期间使未选定群组非易失性存储元件升压，以减少或消除对连接到选定字线的作为目标但未选定的存储器单元的编程干扰。在将编程电压施加到所述选定字线且使所述未选定群组升压之前，对所述未选定群组进行预充电，以通过为所述未选定群组提供较大升压电位来进一步减少或消除编程干扰。在预充电期间，在不同的电压下为特定非易失性存储元件提供一个或一个以上预充电启用信号。
通过使用不同充电启用电压减少编程干扰非易失性存储器进行

[发明专利]非易失性存储器的最高多级状态的较快编程-CN200780040266.7有效
发明人： 格里特·简·赫民克;李希强 -专利权人：桑迪士克股份有限公司
申请日： 2007-10-15 - 公布日： 2009-12-02 - 主分类号： G11C16/12 文献下载
摘要：在使用标准技术(不是粗略/精细编程)编程到最高状态的同时使用一种粗略/精细编程技术编程到较低状态。然而，当完成所述较低状态的编程时，仍需要若干编程脉冲来编程所述最高状态。为改善编程速度，可从最低状态已被编程的时刻起使用较大的步长及较长的编程脉冲。同时，可将用于最高状态的编程技术改变为粗略/精细编程技术。
非易失性存储器最高多级状态编程

[发明专利]包括增压器板的快闪存储器装置-CN200680053203.0有效
发明人：图安·法姆;东谷雅明;格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2006-02-17 - 公布日： 2009-06-03 - 主分类号： H01L27/115 文献下载
摘要：本发明揭示一种并入有独特增压器板设计的NAND快闪存储器装置。在读取及编程操作期间给所述增压器板施加偏压，且在许多情形中与浮动栅极的耦合减小编程及读取存储于所述栅极内的电荷所需的电压电平。所述增压器板还屏蔽浮动栅极之间的不合需要的耦合。与所述独特增压器板一起使用的自增压、局部自增压及擦除区域自增压模式进一步改善读取/写入可靠性及准确度。因此，根据本发明可实现更紧凑及可靠的存储器装置。
包括增压闪存装置

[发明专利]减少读取期间的编程干扰的影响-CN200780009527.9有效
发明人： 格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2007-03-22 - 公布日： 2009-04-29 - 主分类号： G11C16/10 文献下载
摘要：未选定(或禁止的)非易失性存储元件在旨在编程另一非易失性存储元件的编程操作期间的非有意编程被称作“编程干扰”。提出一种用于编程及/或读取非易失性存储装置的系统，所述系统减少编程干扰的影响。在一个实施例中，在编程过程期间针对特定字线(或存储元件的其它分组)使用不同验证电平。在另一实施例中，在读取过程期间针对特定字(或存储元件的其它分组)使用不同比较电平。
减少读取期间编程干扰影响

[发明专利]减少编程干扰的影响-CN200780009445.4有效
发明人： 格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2007-03-22 - 公布日： 2009-04-22 - 主分类号： G11C16/10 文献下载
摘要：未选定(或禁止的)非易失性存储元件在旨在编程另一非易失性存储元件的编程操作期间的非有意编程被称作“编程干扰”。提出一种用于编程及/或读取非易失性存储装置的系统，所述系统减少编程干扰的影响。在一个实施例中，在编程过程期间针对特定字线(或存储元件的其它分组)使用不同验证电平。在另一实施例中，在读取过程期间针对特定字(或存储元件的其它分组)使用不同比较电平。
减少编程干扰影响

[发明专利]使用不同电压的用于非易失性存储装置的检验操作-CN200780009455.8有效
发明人： 格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2007-05-23 - 公布日： 2009-04-08 - 主分类号： G11C16/34 文献下载
摘要：当在编程非易失性存储元件期间(或在一些情况下，在编程之后的读取操作期间)执行数据感测操作(包括检验操作)时，将第一电压(Vrd1)用于已受到编程操作的非选定字线(464、466、468)，且将第二电压(Vrd2)用于尚未受到编程操作的非选定字线(472、474、476、478)。在一些实施例中，所述第二电压低于所述第一电压。
使用不同电压用于非易失性存储装置检验操作

[发明专利]使用经修改的通过电压在减小的程序干扰下对非易失性存储器进行编程的方法-CN200680047551.7有效
发明人： 格里特·简·赫民克;大和田健 -专利权人：桑迪士克股份有限公司
申请日： 2006-12-13 - 公布日： 2009-02-04 - 主分类号： G11C16/04 文献下载
摘要：以通过使用经修改的通过电压(V_pass1、V_pass2)减小程序干扰的方式来对非易失性存储元件(1110...1155)进行编程。特定来说，在对与选择的字线相关联的所选存储元件的编程期间，将较高的通过电压(V_pass1)施加于与非易失性存储元件组中先前编程的非易失性存储元件相关联的字线，所述通过电压(V_pass1)高于施加于与所述非易失性存储元件组中未经编程及/或部分编程的非易失性存储元件相关联的字线的通过电压(V_pass2)。所述通过电压足够高以平衡所述选择的字线的源极与漏极侧上的沟道电位及/或减少增压沟道区之间的电荷泄漏。视需要，通过在所述选择的字线与接收所述较高通过电压的字线之间的一个或一个以上字线上施加减小的电压，而在所述增压沟道区之间形成隔离区。
使用修改通过电压减小程序干扰非易失性存储器进行编程方法

[发明专利]利用个别验证来软编程非易失性存储器和额外软编程存储器单元的子组-CN200680010518.7有效
发明人： 格里特·简·赫民克;龟井辉彦 -专利权人：桑迪士克股份有限公司
申请日： 2006-03-29 - 公布日： 2008-07-09 - 主分类号： G11C16/34 文献下载
摘要：将一组非易失性存储元件划分为子组进行软编程，以便更完全地软编程较慢的软编程元件。所述整个组的元件经软编程，直到被验证为经软编程为止(或直到第一子组元件被验证为经软编程，同时从验证中排除第二子组为止)。在所述组被验证为经软编程之后，第一子组元件被抑制进一步软编程，同时对第二子组元件实施额外的软编程。第二子组可包含较慢的软编程元件。第二子组可接着经历软编程验证，同时从验证中排除所述第一子组。针对所述第二子组的软编程和验证可持续，直到其被验证为经软编程为止。取决于哪一子组正经软编程和验证，可使用不同的步长大小以增加软编程信号的大小。
利用个别验证编程非易失性存储器额外存储器单元

[发明专利]使用个别验证擦除非易失性存储器和额外擦除存储器单元的子组-CN200680009937.9有效
发明人： 格里特·简·赫民克;龟井辉彦 -专利权人：桑迪士克股份有限公司
申请日： 2006-03-29 - 公布日： 2008-07-02 - 主分类号： G11C16/34 文献下载
摘要：将一组非易失性存储元件划分为子组进行擦除，以便避免过度擦除较快擦除存储元件。擦除整个所述组元件，直到所述组元件的第一子组被验证为经擦除为止。所述第一子组可包含较快擦除单元。验证所述第一子组包含从验证中排除第二子组。在所述第一子组被验证为经擦除之后，其被抑制擦除，同时进一步擦除所述第二子组。当所述第二子组被验证为经擦除时，所述组元件被验证为经擦除。验证所述组元件经擦除可包含从验证中排除所述第一子组或一起验证所述第一和第二子组两者。取决于正擦除和验证哪个子组而使用不同的步长大小，以便更有效且准确地擦除所述组元件。
使用个别验证擦除非易失性存储器额外存储器单元

[发明专利]对非易失性存储设备中的耦合的补偿-CN200680017023.7有效
发明人：陈建;若尔－安德里安·瑟尼;格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2006-03-31 - 公布日： 2008-06-11 - 主分类号： G11C11/56 文献下载
摘要：由于电场基于邻近的浮动栅极(或其它邻近的电荷存储元件)中存储的电荷的耦合，所以非易失性存储器单元的浮动栅极(或其它电荷存储元件)上存储的视在电荷会出现偏移。所述问题在已于不同时刻编程的邻近的存储器单元组之间最为显著。为了补偿这种耦合，给定存储器单元的读取过程将考虑到邻近的存储器单元的编程状态。
非易失性存储设备中的耦合补偿

[发明专利]非易失性存储器中的编程抑制方案的选择性应用-CN200680016299.3有效
发明人：万钧;杰弗里·卢策;东谷正昭;格里特·简·赫民克;大和田健;陈健;杰弗里·S·冈韦尔 -专利权人：桑迪士克股份有限公司
申请日： 2006-05-11 - 公布日： 2008-06-04 - 主分类号： G11C16/34 文献下载
摘要：对非易失性存储器系统进行编程以便降低或避免编程干扰。根据一个实施例，针对单个非易失性存储器系统采用多种编程抑制方案。基于正被编程的字线来选择编程抑制方案。已经发现某些编程抑制方案能较好地最小化或消除选择字线处的编程干扰。在一个实施例中，选择编程抑制方案包括选择编程电压脉冲斜坡率。已经发现不同的斜坡率能在应用于选择字线时较好地最小化编程干扰。在另一实施例中，在编程操作之前或期间检测存储器系统的温度。可基于所述系统的温度来选择编程抑制方案。
非易失性存储器中的编程抑制方案选择性应用

[发明专利]具有减少的过编程的高速编程系统-CN200580039208.3有效
发明人： 格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2005-11-03 - 公布日： 2007-12-26 - 主分类号： G11C16/34 文献下载
摘要：将编程脉冲施加到一组非易失性存储元件。所述编程脉冲的量值选择为足够低以使得非易失性存储元件均不会被过编程。测试所述非易失性存储元件以判定至少一个(或某一其它最小数目)非易失性存储元件是否已被编程超过测试阈值。如果是，那么认为所述组非易失性存储器元件具有一个或一个以上快速编程非易失性存储元件，且使用针对后续编程脉冲的较小增加值来执行将来的编程。如果判定所述组非易失性存储器元件不具有一个或一个以上快速编程非易失性存储元件，那么针对后续编程脉冲使用较大增加值，直到一个(或某一其它最小数目)非易失性存储元件已被编程超过所述测试阈值为止，此时针对后续编程脉冲使用所述较小增加值。
具有减少编程高速系统

[发明专利]用于快闪存储器单元的自升压系统-CN200580008885.9有效
发明人： 格里特·简·赫民克 -专利权人：桑迪士克股份有限公司
申请日： 2005-01-20 - 公布日： 2007-03-21 - 主分类号： G11C16/00 文献下载
摘要：将一约为一到三伏的较低电压而不是一中间V_PASS电压(例如，约五到十伏)施加到直接与一NAND快闪装置(100)的源极(SGS)或漏极侧选择栅相邻的字线零(WL0)，以减少或防止在NAND串的不同单元的编程循环期间耦合到字线零的存储器单元的阈值电压发生偏移。这可在包括擦除区域自升压和本地自升压方案在内的多种不同自升压方案中的任何一者中实施。
用于闪存单元升压系统

1
共 14 条