专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1035个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件-CN200810128037.7无效
  • 岛田将树;山田利夫;伊东久范;古贺克洋 - 株式会社瑞萨科技
  • 2008-07-10 - 2009-01-28 - H01L27/04
  • 提供一种半导体器件技术,能够实现半导体器件的高集成。标准单元设置在n-型阱中,并且包括p+-型扩散层和n+-型扩散层,其覆盖有金属硅化物膜。p+-型扩散层构成MIS晶体管的源极/漏极,并且n+-型扩散层构成抽头。p+-型扩散层经由接触电连接到布线层,并且n+-型扩散层经由接触电连接到布线层。此外,p+-型扩散层与n+-型扩散层接触。提供给MIS晶体管的源极节点的电源电势使用两层来提供,即,扩散层和布线层。
  • 半导体器件
  • [发明专利]半导体集成电路设备、显示设备以及电子电路-CN200810128034.3无效
  • 高桥武浩 - 株式会社瑞萨科技
  • 2008-07-10 - 2009-01-28 - G09G3/20
  • 提供了一种半导体集成电路,其能够作为级联连接通路的基点捕获初始化数据并且能够捕获从级联连接通路的上游供给的初始化数据。半导体集成电路具有系统接口端子和扩展接口端子用于初始化数据的输入和输出。半导体集成电路能够选择第一初始化操作或者第二初始化操作,第一初始化操作包括内部地存储包含在从系统接口端子输入的系统接口信息中的初始化数据以及将所述系统接口信息从扩展接口端子输出到半导体集成电路的外部,第二初始化操作包括内部地存储包含在从扩展接口端子输入的系统接口信息中的初始化数据以及将所述系统接口信息从扩展接口端子输出到半导体集成电路的外部。
  • 半导体集成电路设备显示以及电子电路
  • [发明专利]半导体装置及其制造方法-CN200810137773.9无效
  • 门岛胜 - 株式会社瑞萨科技
  • 2008-07-18 - 2009-01-21 - H01L27/092
  • 本发明涉及半导体装置及其制造方法。本发明的目的在于提供含有阈值电压较低且在晶体管间不存在阈值电压不均的晶体管的半导体装置。在含有n沟道晶体管和p沟道晶体管的互补型半导体装置中,n沟道晶体管具有栅极绝缘膜、和形成在栅极绝缘膜上且含有由第一金属(M1)和硅(Si)构成的第一化合物层的第一金属栅电极,p沟道晶体管具有栅极绝缘膜、和形成在栅极绝缘膜上且含有由第一金属(M1)、第二金属(M2)和硅(Si)构成的第二化合物层的第二金属栅电极,第一化合物层的组成由组成式M1Six(1≤x)表示,第二化合物层的组成由组成式M1M2Siy(0<y≤0.5)表示。
  • 半导体装置及其制造方法
  • [发明专利]半导体器件的制造方法-CN200680049633.5无效
  • 仓富文司;清水福美;西田隆文 - 株式会社瑞萨科技
  • 2006-12-28 - 2009-01-21 - H01L21/56
  • 一种半导体器件的制造方法,该方法将引线框架安装于在型腔部(12a)未形成流入口和通气孔部的上部金属模和在型腔部(15a)的1处角部形成着流入口(15f)、但未形成通气孔部的下部金属模之间,在以中压的夹紧压力将上部金属模和下部金属模夹紧并对由型腔部(12a、15a)形成的模内进行减压之后,使模压树脂流入其模内。在暂且一边以低压的夹紧压力将上部金属模和下部金属模夹紧并使模压树脂流入由型腔部(12a、15a)形成的模内,一边排出残留空气之后,以高压的夹紧压力将上部金属模和下部金属模夹紧并使充填在由型腔部(12a、15a)形成的模内的模压树脂成型。
  • 半导体器件制造方法
  • [发明专利]半导体器件-CN200810108199.4有效
  • 清水悠佳;小野濑秀胜 - 株式会社瑞萨科技
  • 2008-05-30 - 2009-01-14 - H01L27/06
  • 本发明提供一种半导体器件。结型FET(1)具有形成于由碳化硅构成的n+衬底(12)的主面上的结型FET(1)的漂移区域的n层(11)、与漂移区域的n层(11)接合而形成的栅极区域的p+层(9)、设置在n+衬底(12)的上层的栅电极(14)。该结型FET(1)还内置有形成于n+衬底(12)的主面上、并电连接栅极区域的p+层(9)和栅电极(14)的pn二极管(2、3)。
  • 半导体器件
  • [发明专利]半导体器件的制造方法-CN200810109647.2有效
  • 冈田茂业;二濑卓也 - 株式会社瑞萨科技
  • 2008-06-11 - 2009-01-07 - H01L21/336
  • 本发明能提高利用自对准硅化物处理工艺形成了金属硅化物层的半导体器件的性能。形成栅极绝缘膜7、栅极电极8a、8b、源极·漏极用n+型半导体区域9b及p+型半导体区域10b后,在半导体衬底1上形成金属膜及隔离膜,进行第1热处理,使金属膜与栅极电极8a、8b、n+型半导体区域9b及p+型半导体区域10b反应,由此形成由构成金属膜的金属元素M的单硅化物MSi构成的金属硅化物层41。然后,除去隔离膜及未反应的金属膜,进行第2热处理,稳定金属硅化物层41。接下来,不进行使半导体衬底1的温度高于第2热处理的热处理温度的处理。使第2热处理的热处理温度低于金属元素M的二硅化物MSi2的晶格大小与半导体衬底1的晶格大小一致的温度。
  • 半导体器件制造方法
  • [发明专利]运算装置和图像滤波装置-CN200810128113.4无效
  • 江浜真和;细木浩二;望月诚二 - 株式会社瑞萨科技
  • 2008-07-03 - 2009-01-07 - G06T1/20
  • 本发明提供一种运算装置和图像滤波装置,本发明的运算装置具有用于进行滤波处理的运算器(201)。对运算器(201)的数据供给在由触发器构成的内部寄存器(100)中进行。从内部寄存器(100)读出的数据向移位寄存器(200)输出,在各周期向运算器(201)供给数据。此外,具有按照移动矢量而变更滤波器的运算方向的机构,用同一指令进行水平滤波或垂直滤波,防止分支指令引起的性能下降。能高速进行滤波处理。
  • 运算装置图像滤波
  • [发明专利]半导体集成电路装置的制造方法-CN200810128606.8有效
  • 牧浩;横森刚;大久保达行 - 株式会社瑞萨科技
  • 2008-06-19 - 2008-12-31 - H01L21/00
  • 本发明提供一种半导体装置的制造方法。在半导体集成电路装置的制造工序中,在组装工序的划片后的芯片的拾取工序中,由于迅速的芯片的薄膜化而使得降低拾取不良成为重要的课题。特别是,因剥离动作造成的芯片周边部的弯曲很有可能导致芯片的破裂、缺损。为了解决这些的课题的本申请发明是在通过吸引吸嘴真空吸附芯片以从划片带(粘接带)等剥离的情况下,通过监视吸引吸嘴的真空吸附系统的流量,来监视芯片从粘接带完全剥离以前的芯片的弯曲状态。
  • 半导体集成电路装置制造方法
  • [发明专利]半导体装置-CN200810214705.8有效
  • 桐谷政秀;园田乃理子 - 株式会社瑞萨科技
  • 2008-06-27 - 2008-12-31 - H03K19/0175
  • 本发明涉及半导体装置。能够与电源电压不同的两个电源的接通顺序无关地防止电源接通时的不确定动作。本发明的电平移位电路具有将低电压的信号变换为高电压的信号的电平移位器。在本发明的电平移位电路中设置在比低电压的电源先接通高电压的电源的情况下,设定针对电平移位器的输入用晶体管的输入信号的电压状态的单元。
  • 半导体装置
  • [发明专利]显示驱动电路-CN200810109179.9有效
  • 黑川能毅;片山汤川力;工藤泰幸;赤井亮仁;丰岛刚树;青山昭久 - 株式会社瑞萨科技
  • 2008-05-23 - 2008-12-24 - G09G3/34
  • 本发明提供一种显示驱动电路,根据显示数据(215)驱动显示面板,其特征在于具备:把位于显示数据(215)的直方图的上位的第1位置的显示数据值作为第1基准值,把位于所述直方图的下位的第2位置上的显示数据值作为第2基准值,基于所述第1基准值和第2基准值通过所述显示数据的变换来切换显示图像的亮度的第1电路;基于所述第1基准值切换对所述显示面板进行照明的照明装置的亮度的第2电路;以及进行通过所述第1电路使所述显示图像的亮度变大的处理和通过所述第2电路使所述照明装置的亮度与所述显示图像的亮度相关地变小的处理的控制电路。
  • 显示驱动电路
  • [发明专利]半导体装置的制造方法-CN200810145438.3有效
  • 古泽健志;三浦典子;后藤欣哉;松浦正纯 - 株式会社瑞萨科技
  • 2005-07-06 - 2008-12-24 - H01L21/768
  • 本发明提供一种制造使用有机硅氧烷类绝缘膜且电特性优良的半导体装置的方法。具备在半导体衬底上形成的多层布线结构的半导体装置中,该多层布线结构具有层间绝缘膜,该层间绝缘膜至少部分具备相对介电常数小于等于3.1且硬度大于等于2.7GPa的有机硅氧烷类绝缘膜。此外,该有机硅氧烷类绝缘膜中碳原子数与硅原子数之比大于等于0.5小于等于1.0。另外,该多层布线结构在有机硅氧烷类绝缘膜的上面具有从有机硅氧烷类绝缘膜中进行脱碳并且使碳原子数与硅原子数之比小于等于0.1的绝缘层。
  • 半导体装置制造方法
  • [发明专利]半导体集成电路、包含半导体集成电路的卡及其操作方法-CN200810098646.2有效
  • 奥田裕一 - 株式会社瑞萨科技
  • 2008-06-03 - 2008-12-24 - G06K19/073
  • 本发明旨在提供将安装在卡上的半导体集成电路,即使在到读出器/写入器的通信距离较长时,该半导体集成电路也可靠地工作。半导体集成电路具有整流电路、开关电容器、开关电容器驱动电路、解调器以及内部电路。开关电容器使用经整流输出电压执行对多个电容器的串联充电以及从多个电容器的并联放电。在将提供电源电压时的电流驱动性能设置为高状态时,这样即使是长通信距离,也能够可靠地执行在卡中的接收操作。将来自卡的传送信号数据提供到开关电容器电流驱动性能增加禁止电路,以及将提供开关电容器中的电源电压时的电流驱动性能改变为低。依据天线中的磁场改变,通过一装置检测该改变。
  • 半导体集成电路包含及其操作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top