专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果50个,建议您升级VIP下载更多相关专利
  • [发明专利]总线驱动装置-CN202110187739.8有效
  • 李哲政 - 晶焱科技股份有限公司
  • 2021-02-18 - 2023-09-26 - H03K19/0175
  • 本发明公开了一种总线驱动装置,其包括至少三个高压侧输出驱动器与至少三个低压侧输出驱动器。部分的高压侧输出驱动器与部分的低压侧输出驱动器交替串联耦接,其余的高压侧输出驱动器与其余的低压侧输出驱动器交替串联耦接。部分的高压侧输出驱动器与部分的低压侧输出驱动器接收一输入数字信号,并根据输入数字信号依序驱动第一供应总线与第二供应总线,其余的高压侧输出驱动器与其余的低压侧输出驱动器接收反向的输入数字信号,并根据反向的输入数字信号依序驱动第一供应总线与第二供应总线。
  • 总线驱动装置
  • [发明专利]瞬时电压抑制装置-CN202110056992.X有效
  • 杨敦智;陈子平;林昆贤 - 晶焱科技股份有限公司
  • 2021-01-15 - 2023-08-01 - H01L23/60
  • 本发明公开了一种瞬时电压抑制装置,其包括P型半导体层、第一N型井区、第一N型重掺杂区、第一P型重掺杂区、第二P型重掺杂区与第二N型重掺杂区。第一N型井区设于P型半导体层中,第一N型重掺杂区与第一P型重掺杂区设于第一N型井区中,并共同耦接第一接脚,且第一P型重掺杂区与第一N型井区的底部相离。第二P型重掺杂区设于第一N型井区内,并与第一N型井区的侧壁相离,第二P型重掺杂区浮接。第二N型重掺杂区设于P型半导体层中,并耦接第二接脚。第二P型重掺杂区设于第一P型重掺杂区与第二N型重掺杂区之间。
  • 瞬时电压抑制装置
  • [发明专利]垂直式双极性晶体管装置-CN202010916256.2有效
  • 叶致廷;黄菘志;庄哲豪 - 晶焱科技股份有限公司
  • 2020-09-03 - 2023-06-16 - H01L27/02
  • 本发明揭露一种垂直式双极性晶体管装置,其包含一重掺杂半导体基板、一第一半导体外延层(epitaxial layer)、至少一个第一掺杂阱区与一外部导体。重掺杂半导体基板与第一掺杂阱区具有第一导电型,第一半导体外延层具有第二导电型。第一半导体外延层设在该重掺杂半导体基板上。第一掺杂阱区设在第一半导体外延层中。外部导体设在重掺杂半导体基板与第一半导体外延层的外侧,并电性连接重掺杂半导体基板与第一半导体外延层。
  • 垂直极性晶体管装置
  • [发明专利]具有可调整触发及保持电压的瞬时电压抑制器-CN202310161326.1在审
  • 黄菘志;叶致廷;庄哲豪 - 晶焱科技股份有限公司
  • 2023-02-24 - 2023-06-06 - H01L27/02
  • 本发明公开一种具有可调整触发及保持电压的瞬时电压抑制器,包括具有第一导电型态并电性耦接第一节点的重掺杂基底、设置于基底上并具有第二导电型态的轻掺杂磊晶层、具有第一导电型态的第一、第三井型区、具有第二导电型态的第二井型区、具有第二导电型态的第一、第三重掺杂区与具有第一导电型态的第二重掺杂区。该些重掺杂区分别位于对应的井型区中,并电性耦接于第二节点。提供电性隔离的沟槽亦形成于基底中。本发明能在正、负向脉冲下各自形成具有浮接基极的双极性接面晶体管与硅控整流器,具备较佳的电性表现、高电路布局弹性与低电路布局面积。
  • 具有可调整触发保持电压瞬时抑制器
  • [发明专利]瞬时电压抑制装置-CN202310129624.2在审
  • 陈致维;林冠宇;范美莲;林昆贤 - 晶焱科技股份有限公司
  • 2023-02-17 - 2023-05-23 - H01L27/02
  • 本发明公开一种瞬时电压抑制装置,其包括至少一个N型轻掺杂结构、一第一P型井区、一第二P型井区、一第一N型重掺杂区与一第二N型重掺杂区。第一P型井区与第二P型井区设于N型轻掺杂结构中,第一N型重掺杂区与第二N型重掺杂区分别设于第一P型井区与第二P型井区中,第一P型井区的掺杂浓度高于第二P型井区的掺杂浓度。第一P型井区与第二P型井区可以P型轻掺杂井区来取代,其中P型轻掺杂井区分别具有位于N型重掺杂区的下方的P型重掺杂区。
  • 瞬时电压抑制装置
  • [发明专利]静电放电保护装置-CN202310081534.0在审
  • 林昆贤;陈子平;杨敦智 - 晶焱科技股份有限公司
  • 2023-01-19 - 2023-04-25 - H01L27/02
  • 本发明公开一种静电放电保护装置,其包括一N型半导体基板、一P型半导体层、一第一N型井区、一P型井区、一第二N型井区、一第一P型重掺杂区、一第一N型重掺杂区与一第二P型重掺杂区。半导体层设于基板上,井区设于半导体层中。第二N型井区直接接触基板,第一P型重掺杂区设于第一N型井区中。第一N型重掺杂区与第二P型重掺杂区设于P型井区中,第二P型重掺杂区经由一外部导线耦接第二N型井区。第二P型重掺杂区可以第二N型重掺杂区取代。
  • 静电放电保护装置
  • [发明专利]瞬时电压抑制装置-CN202210907230.0在审
  • 陈致维;林冠宇;林昆贤 - 晶焱科技股份有限公司
  • 2022-07-29 - 2022-11-08 - H01L27/02
  • 本发明公开一种瞬时电压抑制装置,其包括至少一个P型轻掺杂结构与至少一个静电放电结构。静电放电结构包括一N型轻掺杂阱区、一N型阱区、一第一P型重掺杂区与一第一N型重掺杂区。N型轻掺杂阱区位于P型轻掺杂结构中,N型阱区位于N型轻掺杂阱区中,N型轻掺杂阱区的掺杂浓度小于N型阱区的掺杂浓度。第一P型重掺杂区位于N型阱区中,第一N型重掺杂区位于P型轻掺杂结构中。
  • 瞬时电压抑制装置
  • [发明专利]具有输入共模电压侦测的接收器电路-CN202011521739.9有效
  • 黄煦修 - 晶焱科技股份有限公司
  • 2020-12-21 - 2022-06-03 - H04L12/40
  • 一种具有输入共模电压侦测的接收器电路,适于一控制器局域网络,并包含连接于该控制器局域网络的高压端与低压端之间的一电阻器组合、一共模电压侦测器与一接收放大器。电阻器组合执行降压并在第一、第二节点分别产生一高端分压与一低端分压,接收放大器接收该些分压并输出一结果信号,将其传送至控制器局域网络的输出端。共模电压侦测器连接于电阻器组合与接收放大器之间,其可侦测总线上的共模电压信号并控制电阻器组合上的电压位准,缘此,控制器局域网络的接收器电路能够接收具有更为宽广输入共模信号范围的差动信号。
  • 具有输入电压侦测接收器电路
  • [发明专利]双向静电放电保护装置-CN202210079512.6在审
  • 杨敦智;陈子平;林昆贤 - 晶焱科技股份有限公司
  • 2022-01-24 - 2022-05-27 - H01L27/02
  • 本发明公开一种双向静电放电保护装置,其包括第一瞬时电压抑制器芯片、第二瞬时电压抑制器芯片、第一导电线与第二导电线。第一瞬时电压抑制器芯片包括第一二极管与第一双极性接面晶体管,第一二极管与第一双极性接面晶体管电性连接第一接脚。第二瞬时电压抑制器芯片包括第二二极管与第二双极性接面晶体管,第二二极管与第二双极性接面晶体管电性连接第二接脚。第一导电线电性连接于第一二极管与第二双极性接面晶体管之间,第二导电线电性连接于第二二极管与第一双极性接面晶体管之间。
  • 双向静电放电保护装置
  • [发明专利]双向式硅控整流器-CN201811168635.7有效
  • 陈致维;林昆贤 - 晶焱科技股份有限公司
  • 2018-10-08 - 2022-04-01 - H01L29/06
  • 本发明公开了一种双向式硅控整流器,其包含一轻掺杂半导体结构、一第一轻掺杂区、一第二轻掺杂区、一第一掺杂井区、一第二掺杂井区、一第一重掺杂区、一第二重掺杂区、一第三重掺杂区与一第四重掺杂区。轻掺杂半导体结构、第一重掺杂区与第三重掺杂区属于第一导电型,第一轻掺杂区、第二轻掺杂区、第一掺杂井区、第二掺杂井区、第二重掺杂区与第四重掺杂区属于第二导电型。第一轻掺杂区的第一部分位于第一掺杂井区的下方,第二轻掺杂区的第二部分位于第二掺杂井区的下方。
  • 双向式硅控整流器
  • [发明专利]发射器电路-CN202111145004.5在审
  • 李冠舜 - 晶焱科技股份有限公司
  • 2021-09-28 - 2022-01-25 - H03K19/003
  • 本发明公开一种适于数字隔离器的发射器电路,为接收一数据输入信号并耦合至隔离屏障,产生接收器输入信号并传送至接收器电路,以产生数据输出信号。发射器电路根据数据输入信号的上升缘与下降缘产生一发射器输出信号,所述发射器电路包括响应于数据输入信号的该上升、下降缘输出一转换数据信号的上下缘转换器、接收该转换数据信号并据以产生一载波信号的延迟逻辑单元及接收该转换数据信号与载波信号,以产生该发射器输出信号的AND逻辑闸。其中,基于载波信号包含脉冲的数量为有限且具有明确数量的,本发明有效地降低功率消耗与电磁干扰等问题。
  • 发射器电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top