“张砦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]一种嵌入式系统的电源管理方法及系统-CN202310182460.X有效
发明人：缪御风;张英;张砦;程月华;汪子建;江城旭;施东强;田丰;蒋崇武 -专利权人：南京航空航天大学
申请日： 2023-03-01 - 公布日： 2023-05-09 - 主分类号： G06F1/3206 文献下载
摘要：本发明公开一种嵌入式系统的电源管理方法及系统，涉及操作系统的多模式管理技术领域。其中，电源管理方法应用于嵌入式系统，且嵌入式系统上设有若干个功耗监测点；该电源管理方法包括：获取模式切换指令；根据模式切换指令确定目标模式；目标模式为全速运行模式、浅度睡眠模式、深度睡眠模式、内部健康监测模式、外部健康监测模式和系统待机模式中的任意一种；根据目标模式，切换嵌入式系统的工作状态；获取各功耗监测点的输出电压和输出电流；根据输出电压和输出电流计算嵌入式系统的功耗。本发明能够避免嵌入式系统长期处于高功耗状态，且实现对嵌入式系统功耗的监测，提高系统的可靠性。
一种嵌入式系统电源管理方法

[发明专利]一种基于移位寄存器的双备份自修复配置存储器及其自修复方法-CN201910194231.3有效
发明人：张砦;邱尧;刘燕;袁霄亮 -专利权人：南京航空航天大学
申请日： 2019-03-14 - 公布日： 2023-03-28 - 主分类号： G06F11/14 文献下载
摘要：本发明公开了一种基于移位寄存器的双备份自修复配置存储器及其自修复方法，该配置存储器电路设计应用于分布式细胞阵列结构数字电路。配置存储器电路主要包括两个移位寄存器组(SR0、SR1)和细胞寄存器(CR)及相应的控制开关构成，由细胞内的控制模块发出信号控制。SR0和SR1分别备份左侧细胞和当前细胞的配置数据，CR中存储着当前细胞工作的配置数据。配置存储器通过并行移位的方式传递配置数据，采用奇偶校验检测配置数据故障，使用动态重配置的方式修复故障。
一种基于移位寄存器备份修复配置存储器及其方法

[发明专利]一种面向动态部分可重构系统任务布局的快速搜索方法-CN202011522230.6在审
发明人：姚睿;赵银花;赵一赫;余永传;游霞;陈燕;张砦 -专利权人：南京航空航天大学
申请日： 2020-12-21 - 公布日： 2022-06-21 - 主分类号： G06F9/50 文献下载
摘要：本发明公开一种面向动态部分可重构系统任务布局的快速搜索方法，属于FPGA可重构资源管理的技术领域。该方法首先使用资源分布序列、靶标基因序列和靶标距离序列对支持动态部分重构的FPGA的异质可重构资源进行建模；接着使用特征尺寸描述符、特征靶标基因序列和特征靶标距离序列对任务的资源区域特征进行建模；然后使用二步搜索机制实现任务可行布局位置起始靶标基因的快速定位；最后将可行布局位置的起始靶标基因作为锚点，对行和列进行扩展，得到任务可行布局位置集合并存储其信息。本发明通过搜索任务相符的特征靶标基因序列，大幅缩小了任务可行布局位置的搜索范围，有效降低了搜索时间，显著提高了任务布局效率。
一种面向动态部分可重构系统任务布局快速搜索方法

[发明专利]一种软硬件协同处理可重构电路及其自修复方法-CN202111113334.6在审
发明人：黄莉莉;张砦;王涛 -专利权人：南京航空航天大学
申请日： 2021-09-23 - 公布日： 2021-12-24 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种软硬件协同处理可重构电路及其自修复方法，电路包括逻辑端和处理器端，逻辑端通过AXI总线与处理器端连接，HWICAP控制器分别连接AXI总线和逻辑端；逻辑端包括辅助选择模块和三个功能相同的可重构模块，可重构模块将故障使能信号通过AXI总线传输至处理器端的故障中断响应器；所述辅助选择模块选择当前需要使能的可重构模块，同时屏蔽当前不工作的可重构模块；所述处理器端包括故障中断响应器、故障处理器和纠错结果判断器。本发明通过逻辑端可重构模块内的双模比较的功能模块能快速定位故障，同时将故障信号传输到处理器端，处理器端通过响应故障信号中断内部对故障的循环自检测，提高自修复速度。
一种软硬件协同处理可重构电路及其修复方法

[发明专利]基于可视化界面的动态部分重构系统自动化设计方法-CN202010570727.9在审
发明人：姚睿;赵一赫;赵杰;叶有时;游霞;陈燕;张砦 -专利权人：南京航空航天大学
申请日： 2020-06-19 - 公布日： 2021-12-21 - 主分类号： G06F8/20 文献下载
摘要：本发明公开了一种基于可视化界面的动态部分重构系统自动化设计方法，属于FPGA系统设计的技术领域。该方法首先开发可视化界面，指导用户输入FPGA动态部分重构系统设计流程各阶段的设计描述；接着在后台将用户描述自动转换为可执行的脚本命令，并存入相应脚本文件中；然后在后台自动读取和运行脚本文件，生成全局位流和所有部分位流；最后在后台自动生成批处理文件并运行，将所选择位流配置到FPGA开发板。本发明将复杂的动态部分重构系统设计流程转化为可视化界面的简单操作，大大提高了设计的自动化程度，提升了设计效率和设计方案的优化程度，促进了资源的合理利用；同时，方便初学者快速进行动态部分重构系统设计。
基于可视化界面动态部分系统自动化设计方法

[发明专利]一种基于冷备份双模检错码的LUTRAM自修复结构及自修复方法-CN202011178870.X在审
发明人：张砦;刘燕;黄莉莉 -专利权人：南京航空航天大学
申请日： 2020-10-29 - 公布日： 2021-01-26 - 主分类号： G06F11/14 文献下载
摘要：本发明公开了一种基于冷备份双模检错码的LUTRAM自修复结构及自修复方法，该自修复结构包括两个热备份子模块、一个冷备份子模块和控制模块，分别构成基于双模检错码刷新和基于冷备份检错码替换的修复结构，可提高查找表存储器LUTRAM瞬时故障和永久故障情况下的可靠性，并提出基于上述结构的瞬时故障和永久故障自修复方法，为FPGA存储器自修复方法设计提供一种新思路。
一种基于备份双模检错 lutram 修复结构方法

[发明专利]一种基于细胞阵列电路的FPGA自修复结构及其容错方法-CN201911222530.X在审
发明人：袁霄亮;张砦;黄莉莉;刘燕 -专利权人：南京航空航天大学
申请日： 2019-12-03 - 公布日： 2020-04-10 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种基于细胞阵列电路的FPGA自修复结构，该自修复结构结合了胚胎电子硬件分布式自主容错的多细胞阵列电路特点和FPGA动态部分重构技术，通过分析两种细胞电路的自修复原理，本发明提出了基于该自修复结构的容错方法，这种容错方法能够有效提高系统可靠性、降低资源利用率和降低底层控制配置过程的复杂度，另外，本发明还基于功能细胞均匀功能分配特点给出了功能细胞的优化设计方法和电路分解方法，从而能够为FPGA芯片的设计开发人员提供了一种通用性的FPGA自修复设计方法。
一种基于细胞阵列电路 fpga 修复结构及其容错方法

[发明专利]面向胚胎硬件细胞重用策略的可靠性建模和设计指导方法-CN201811269642.6在审
发明人：张砦;袁霄亮;邱尧 -专利权人：南京航空航天大学
申请日： 2018-10-29 - 公布日： 2019-04-16 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种面向胚胎硬件细胞重用策略的可靠性建模和设计指导方法，包括面向胚胎硬件细胞重用策略的可靠性建模方法，并基于可靠性模型分析，实现不同空间环境下胚胎细胞阵列布局优化设计的指导方法。本发明将可重利用的故障细胞视为冗余细胞进行可靠性建模，解决了传统可靠性模型无法分析瞬时故障细胞影响的问题；依据k‑out‑of‑m模型建立可靠性模型，在方程中用等效空闲细胞总数来表示阵列的冗余空闲细胞数与因可修复瞬时故障而增加可修复次数的和，能够更准确分析细胞重用策略；针对不同空间环境下的故障特点，提出瞬时故障比例参数进行计算，实现了不同故障特点情况下的可靠性对比，为优化选择提供了指导标准。
细胞可靠性建模瞬时故障重用胚胎可靠性模型故障特点空间环境可修复冗余空闲传统可靠性可靠性对比比例参数模型建立胚胎细胞细胞影响优化设计优化选择阵列布局分析细胞数

[发明专利]一种提高胚胎型仿生自修复可重构硬件可靠性的细胞阵列结构及其布局方法-CN201410762746.6在审
发明人：张砦;王友仁 -专利权人：南京航空航天大学
申请日： 2014-12-11 - 公布日： 2015-03-04 - 主分类号： G06F19/12 文献下载
摘要：本发明公开了一种提高胚胎型仿生自修复可重构硬件可靠性的细胞阵列结构及其布局方法，本发明内容包含一个采用先分块后分层的新逻辑结构和细胞布局方法。新结构由相互独立的块子阵列组成，每个块子阵列包含若干层电子细胞，每一层布局的空闲资源相同，自修复过程中每一层都按照细胞移除策略进行修复，上一层不能修复再引入下一层空闲细胞，块内所有层都无法修复则表明块子阵列出现故障，此时整个阵列处于故障状态。本发明还针对新细胞阵列结构，给出了可靠性建模和分析方法，能够实现以可靠性最大化为目标的最优布局。本发明的可靠性可提高88％。
一种提高胚胎仿生修复可重构硬件可靠性细胞阵列结构及其布局方法

[发明专利]岛型FPGA的通用布线开关盒-CN201310581127.2无效
发明人：王友仁;汪金林;张砦 -专利权人：南京航空航天大学
申请日： 2013-11-14 - 公布日： 2014-04-02 - 主分类号： G05B19/05 文献下载
摘要：本发明公开了一种岛型FPGA的通用布线开关盒。本发明的岛型FPGA的通用布线开关盒采用了八边形的结构设计，其内部是由导线及可编程连接开关构成的不同的布线拓扑结构组成，可编程连接开关采用SRAM单元控制传输管实现，根据岛型FPGA通用布线开关盒八个方向上连接对象的不同，通过配置岛型FPGA通用布线开关盒内不同拓扑结构上的可编程连接开关，可以实现线网之间、可配置逻辑单元之间以及线网与可配置逻辑单元之间的互连。本发明设计的岛型FPGA的通用布线开关盒，降低了布线资源消耗，提高了岛型FPGA布线的灵活性及布通率。
岛型 fpga 通用布线开关

[发明专利]一种可在线错误检测的可逆容错乘法器-CN201110413906.2无效
发明人：王友仁;张培喜;周影辉;张砦 -专利权人：南京航空航天大学
申请日： 2011-12-12 - 公布日： 2012-06-27 - 主分类号： G06F7/523 文献下载
摘要：本发明公开了一种可在线错误检测的可逆容错乘法器，包括四位可逆容错乘法器电路和检测电路，其中，所述的检测电路包括输入信号复制电路、输出信号复制电路、输入信号异或和电路、输出信号异或和电路和错误检测器；其中，输入信号复制电路的两部分输出信号分别输入输出信号复制电路和输入信号异或和电路；输出信号复制电路的输出信号一部分输入输出信号异或和电路，另一部分作为所述乘法器的输出信号；输入信号异或和电路和输出信号异或和电路输出信号输入所述的错误检测器，检测器得到电路错误信号。本发明进行了基于可逆逻辑门的设计，避免了电路时因为计算过程中逻辑信息位的丢失而产生的能量损耗，大大降低了系统能耗，提高了系统的稳定性。
一种在线错误检测可逆容错乘法器

[发明专利]一种面向可重构硬件的自主容错开关块-CN201110411157.X无效
发明人：王友仁;王敏;张砦;袁鹏 -专利权人：南京航空航天大学
申请日： 2011-12-12 - 公布日： 2012-06-27 - 主分类号： H03K19/003 文献下载
摘要：本发明公开了一种面向可重构硬件的自主容错开关块，包括基本开关块，所述的基本开关块具有至少一个通道，所述的通道至少由一个多路器组成，其特征在于，还包括用于测试所述多路器故障状态的故障测试电路、用于替代故障多路器的开关块修复电路和用于容错开关块之间连线修复的连线修复电路。本发明的面向可重构硬件的自主容错开关块无需外部硬件或软件集中式控制且有利于可重构硬件实现在线自主分布式检测和修复功能，流程简单，时间开销小，资源利用率高。
一种面向可重构硬件自主容错开关

[发明专利]一种基于量子可逆逻辑门的主从RS触发器-CN201110411159.9无效
发明人：王友仁;周影辉;张培喜;张砦 -专利权人：南京航空航天大学
申请日： 2011-12-12 - 公布日： 2012-06-27 - 主分类号： H03K3/012 文献下载
摘要：本发明公开了一种基于量子可逆逻辑门的主从RS触发器，其特征在于，包括一个时序信号控制单元、第一输入信号处理单元、第二输入信号处理单元、一个主RS触发器和一个从RS触发器，所述时序信号控制单元的输出信号一部分经过第一输入信号处理单元处理后经过主RS触发器输入第二输入信号处理单元，时序信号控制单元的输出信号另一部分输入第二输入信号处理单元，第二输入信号处理单元的输出信号经过从RS触发器处理后得到最终输出信号。本发明的基于量子可逆门的主从RS触发器采用可逆逻辑门设计，因此避免了信息位的丢失，从而减少了由此带来的能量损耗，大大降低了应用RS触发器的电路的能耗。
一种基于量子可逆逻辑主从 rs 触发器

[发明专利]具有自诊断功能的可配置逻辑块电路-CN201110410841.6无效
发明人：王友仁;王敏;张砦;袁鹏 -专利权人：南京航空航天大学
申请日： 2011-12-12 - 公布日： 2012-05-02 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种具有自诊断功能的可配置逻辑块电路，该电路由基本可配置逻辑单元、专用查找表（17）、存储器（19）、计数器（18）组成，其特征在于，所述的基本可配置逻辑单元由第一二输入一输出功能查找表（1）、第二二输入一输出功能查找表（2）、第三二输入一输出功能查找表（3）、第四二输入一输出功能查找表（4）和一个D触发器（14）构成。本发明技术方案的具有自诊断功能的可配置逻辑块电路，改变了传统的基本逻辑单元结构，使电路逻辑功能的实现方式更具灵活性，通过专用查找表X对可配置逻辑单元内部4个功能查找表的在线循环诊断，真正实现了可重构硬件的分布式自诊断功能，诊断流程简单，时间开销小，硬件资源利用率高。
具有诊断功能配置逻辑电路

[发明专利]基于可逆主从D触发器的八位二进制加法计数器-CN201110389499.6无效
发明人：王友仁;周影辉;张培喜;张砦 -专利权人：南京航空航天大学
申请日： 2011-11-30 - 公布日： 2012-04-25 - 主分类号： H03K23/50 文献下载
摘要：本发明公开一种基于可逆主从D触发器的八位二进制加法计数器，包括8个可逆主从D触发器和7个用于复制信号的FG门。此结构可解决不可逆电路运算中因信息位的丢失而带来的能量损耗问题，大大降低了电路的功耗。
基于可逆主从触发器八位二进制加法计数器

1
2
下一页»
尾页
共 16 条