|
|
钻瓜专利网为您找到相关结果 12个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构的制作方法及半导体结构-CN202210208576.1在审
-
崔兆培;宋影
-
长鑫存储技术有限公司
-
2022-03-03
-
2023-09-15
-
H01L21/28
- 本公开提供了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括，提供衬底；在衬底中形成字线沟槽；于所线沟槽的槽壁形成栅氧层；于字线沟槽中形成栅极导电层，栅极导电层覆盖部分所述栅氧层，栅极导电层的顶面形成凸面。本公开提供的半导体结构的制作方法形成的半导体结构中，栅极导电层的顶面为凸面，增加了栅极导电层的截面面积，减小了栅极导电层的电阻；且栅极导电层的顶面的边缘距离衬底的顶面最远，减小了以栅极导电层作为栅极形成的晶体管的栅漏交叠区域，以避免或减小栅诱导漏极泄漏电流，提高了晶体管的可靠性并减小晶体管的功率。
- 半导体结构制作方法
- [发明专利]半导体结构及其制备方法-CN202211356141.8在审
-
宋影;崔兆培
-
长鑫存储技术有限公司
-
2022-11-01
-
2023-03-07
-
H01L29/423
- 本公开提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决晶体管中载流子迁移率下降，影响晶体管的性能的技术问题。该半导体结构的制备方法包括在衬底上形成栅介质层，栅介质层包括依次形成在衬底上的氧化层及高K介质层；在高K介质层上形成栅极叠层；对位于沟道区外的部分栅极叠层和栅介质层进行刻蚀，以形成与沟道区相对的栅极。本公开提供的半导体结构的制备方法，其在高K介质层与衬底之间形成氧化层。由于氧化层与衬底的之间界面态密度远小于高K介质层与衬底之间的界面态密度，因此其能够解决晶体管中载流子迁移率退化的问题，提升晶体管的载流子迁移率，进而提升晶体管的性能。
- 半导体结构及其制备方法
- [发明专利]半导体结构的制备方法及半导体结构-CN202211192059.6在审
-
宋影;崔兆培
-
长鑫存储技术有限公司
-
2022-09-28
-
2022-12-23
-
H01L21/768
- 本公开提供了一种半导体结构及其制备方法。该半导体结构的制备方法包括如下步骤：提供衬底，在衬底上形成介质层；形成贯穿介质层的接触孔；沉积第一导电材料填充接触孔，沉积的第一导电材料内部具有空隙，回刻第一导电材料，形成第一导电层；第一导电层的顶面露出空隙，在空隙中填充第二导电材料，形成第二导电层；沉积第三导电材料填充接触孔，形成第三导电层，第三导电层覆盖第一导电层的顶面和第二导电层的顶面；第一导电层、第二导电层和第三导电层形成导电栓塞。其能够在克服传统技术中存在的无法充分填孔的问题的同时，有效保证制备的导电栓塞整体的电导率，进而提高半导体器件的工作速度及良率。
- 半导体结构制备方法
- [发明专利]半导体结构的形成方法及半导体结构-CN202110548237.3在审
-
卢经文;朱柄宇;崔兆培;冯伟
-
长鑫存储技术有限公司
-
2021-05-19
-
2022-11-22
-
H01L21/8242
- 本申请实施例提供一种半导体结构的形成方法及半导体结构，其中，所述半导体结构的形成方法包括：提供半导体衬底，半导体衬底上形成有具有预设图案的第一掩膜层；在第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层，第一掩膜图案包括多个依次排列的第一子图案；在第二掩膜层中，通过第一掩膜图案，自对准形成第二掩膜图案，第二掩膜图案包括：第一掩膜图案中的第一子图案和与第一子图案对应的第二子图案；基于第二掩膜图案中的第一子图案和第二子图案，对第一掩膜层进行刻蚀，以将预设图案转化为有源区图案；基于有源区图案，在半导体衬底中定义有源区。通过本申请，能够使得制备的相邻有源区之间不会发生错位和连接。
- 半导体结构形成方法
- [发明专利]半导体结构的制备方法及半导体结构-CN202110350102.6在审
-
崔兆培;卢经文
-
长鑫存储技术有限公司
-
2021-03-31
-
2022-10-04
-
H01L21/8242
- 本申请涉及一种半导体结构的制备方法及半导体结构，所述方法包括：提供衬底；于衬底上依次层叠设置第一导电材料层、阻挡材料层、第二导电材料层及第一介质材料层；于第一介质材料层上形成包括若干个间隔分布的支撑图形结构的支撑层，相邻支撑图形结构之间具有第一沟槽；形成第二介质层，第二介质层填充满所述第一沟槽；刻蚀第二介质层、第一介质材料层、第二导电材料层、阻挡材料层及第一导电材料层，形成位线阵列；位线阵列包括若干个间隔分布的位线结构；支撑图形结构贯穿位线结构阵列；形成至少覆盖位线结构侧壁的位线保护层。本申请能够有效避免位线结构在形成过程中发生扭曲、倾斜或者倒塌等情况，提高半导体产品良率。
- 半导体结构制备方法
- [发明专利]半导体结构及其形成方法、存储器-CN202210570509.4在审
-
崔兆培;宋影
-
长鑫存储技术有限公司
-
2022-05-24
-
2022-08-05
-
H01L21/28
- 本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法、存储器。该形成方法包括：提供衬底，衬底包括浅沟槽隔离结构及浅沟槽隔离结构分隔出的第一栅极区和第二栅极区，第一栅极区包括第一沟道区，第二栅极区包括第二沟道区；在衬底的表面形成栅极材料层，栅极材料层包括中间区域和边缘区域，中间区域在衬底上的正投影至少覆盖第一沟道区和第二沟道区之间的区域，边缘区域在衬底上的正投影至少覆盖第一沟道区和第二沟道区；去除位于中间区域的栅极材料层，并保留边缘区域的栅极材料层，以在第一栅极区形成第一栅极结构，并在第二栅极区形成第二栅极结构。本公开的形成方法可减少栅极线宽不稳定的情况，提高栅极结构的尺寸均匀性。
- 半导体结构及其形成方法存储器
- [发明专利]半导体结构及其制备方法-CN202210468131.7在审
-
崔兆培;宋影
-
长鑫存储技术有限公司
-
2022-04-29
-
2022-07-08
-
H01L27/108
- 本发明涉及一种半导体结构及其制备方法。半导体结构的制备方法包括：提供衬底；于衬底中形成沟槽，沟槽的底部和侧壁被介质层覆盖；于介质层中形成牺牲层；形成导电层，导电层的上表面低于衬底的上表面；去除牺牲层，以于导电层相对的两侧形成空气侧墙；形成绝缘保护层，绝缘保护层覆盖导电层的上表面和空气侧墙的顶部。上述半导体结构的制备方法，通过在沟槽中形成高度较大的导电层，可以在字线结构线宽保持不变的情况下，增大导电层的横截面积，从而大幅减小字线电阻，提高字线导通电流，提高晶体管的响应速度；此外，通过在导电层相对的两侧形成空气侧墙，可以降低栅极与漏极之间的电场，减小GIDL，降低晶体管的晶体功耗，提高晶体管的可靠性。
- 半导体结构及其制备方法
- [发明专利]半导体结构及其制备方法-CN202110350105.X有效
-
崔兆培;朱柄宇
-
长鑫存储技术有限公司
-
2021-03-31
-
2022-07-05
-
H01L21/8242
- 本发明涉及一种半导体结构的制备方法，包括：提供衬底；于衬底的上表面形成位线阵列，位线阵列包括若干条间隔排布的位线，且位线之间通过支撑图形相连接，支撑图形沿位线排布的方向贯穿位线阵列；于位线的侧壁形成位线侧墙，位线侧墙包括由内至外依次叠置的第一侧墙介质层、牺牲层及第二侧墙介质层，位线侧墙与位线构成位线结构；去除部分支撑图形以暴露牺牲层；去除牺牲层，以于第一侧墙介质层及第二侧墙介质层之间形成空气间隙。本发明提供的半导体结构的制备方法，通过在导电材料间形成空气间隙(Air Gap)，空气间隙的形成能够进一步减少介电常数，从而减少位线结构之间的寄生电容，提高半导体器件性能。
- 半导体结构及其制备方法
|
