“孙永载”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种测试元件组及其测试方法-CN202110275054.9在审
发明人： 孙永载;杨红;杨涛;李俊杰;王文武;罗军 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-03-15 - 公布日： 2022-09-20 - 主分类号： G11C29/12 文献下载
摘要：本申请公开了一种测试元件组及测试方法，通过将设计于存储器中的位线感测放大器的电路结构复制到测试元件组中，并将每一位线感测放大器中用于连接位线和参考位线的端子分别作为测试端的同时，将用于连接位线的端子合并起来连接到一电压输入线，将用于连接参考位线的端子合并起来连接到另一电压输入线，从而通过向两条电压输入线同时输入电源电压或接地电压，以选择性测量各个位线感测放大器在两种输入情况下的电流。由于位线感测放大器是影响存储器读写速度的主要电路，因此测量的电流分布可以反映存储器的局部差异数据，由这些局部差异数据可以对半导体存储器器件的读写速度进行评估。
一种测试元件及其方法

[发明专利]一种测试元件组及其测试方法-CN202110245776.X在审
发明人： 孙永载;杨红;杨涛;李俊杰;王文武;陈睿 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-03-05 - 公布日： 2022-09-06 - 主分类号： G11C29/56 文献下载
摘要：本申请公开了一种测试元件组及测试方法，测试元件组包括：多个输出驱动器，每个输出驱动器的IO节点端与存储器的一个数据IO端电性连接，用于测试数据IO端输出信号质量，每个输出驱动器包括上拉驱动器和下拉驱动器；上拉驱动器包括多个P型晶体管，下拉驱动器包括多个N型晶体管。通过设计多个输出驱动器分别与存储器的DQ端电连接，由存储器的DQ端分别输入高电平和低电平，并选择性导通输出驱动器中的不同晶体管，从而可测量得到多个电流值，由于这些电流值能反映单个DQ端的输出信号质量，从而可精准判断出单个DQ端输出信号质量好坏，且本申请在TEG阶段便能很早的检测出芯片问题，以进行芯片端面修正，节省测试费用与时间。
一种测试元件及其方法

[发明专利]一种集成电路的布局布线方法及装置-CN202011375187.5在审
发明人： 孙永载;李相惇;赵劼;杨涛;张欣 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-11-30 - 公布日： 2022-06-03 - 主分类号： G06F30/392 文献下载
摘要：本公开提供一种集成电路的布局布线方法及装置。其中方法包括：在集成电路的布局完成后，选择单元配线段在布线区域的第一方向和第二方向上进行预布线，所述第一方向和第二方向垂直；根据所述单元配线段的寄生参数以及集成电路的网表文件和约束文件，基于标准单元库优化集成电路的标准单元配置；对标准单元配置完成后集成电路进行实际布线及布线优化，得到初始版图；对所述初始版图进行设计规则检查和时序验证，以继续优化版图。该方案的优点在于：如果是同样难度的集成电路设计，可以缩短设计日程，提高效率；可以使集成电路设计初期时序预测值与设计完成后时序实际值差异最小化，从而去除预测和实际性能差异导致的危险性。
一种集成电路布局布线方法装置

[发明专利]一种存储单元的检测方法和检测电路-CN202011140774.6在审
发明人：李相惇;孙永载;赵劼;杨涛;张欣 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-10-22 - 公布日： 2022-04-22 - 主分类号： G11C29/12 文献下载
摘要：本发明涉及一种存储单元的检测方法和检测电路。存储单元的检测方法包括如下步骤：在封装存储块之前，将存储块边缘单元的字线的一端以及位线的一端分别通过第一放大器和第二放大器，与内建自测逻辑电路的输入端连接；对与内建自测逻辑电路连接的字线和位线施加测量电压或测量电流；通过内建自测逻辑电路的输出端输出边缘单元的测量结果。将位于存储块边缘单元的字线的一端以及位线的一端分别通过第一放大器和第二放大器与内建自测逻辑电路的输入端连接，再施加测量电压或测量电流，通过内建自测逻辑电路的输出端输出测量结果，能够在不影响存储单元的情况下对存储块进行性能检测，方法便捷，不影响产品良率和产品成本。
一种存储单元检测方法电路

[发明专利]基于测试元件组图案的关键路径复制实例测量方法-CN202011142208.9在审
发明人： 孙永载;张欣;杨涛;赵劼 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-10-22 - 公布日： 2022-04-22 - 主分类号： G11C29/00 文献下载
摘要：本申请公开了一种基于测试元件组图案的关键路径复制实例测量方法，包括：选定半导体存储器件产品电路设计中的关键路径；复制所述关键路径，得到关键路径复制实例；对关键路径复制实例进行布局，形成测试元件组图案；以与对实际存储器件产品电路进行测试时相同的处理条件测量测试元件组图案，得到测量结果。本申请的方法复制得到关键路径复制实例，对关键路径复制实例进行布局，形成测试元件组图案，以与对实际存储器件产品电路进行测试时相同的处理条件测量测试元件组图案，得到测量结果，在存储器件产品功能测试之前即可完成测量过程，降低了测量成本，提高了工作效率。
基于测试元件图案关键路径复制实例测量方法

[发明专利]一种DRAM存储器的性能检测方法和检测电路-CN202011092831.8在审
发明人：李相惇;孙永载;赵劼;杨涛;张欣 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-10-13 - 公布日： 2022-04-15 - 主分类号： G11C29/08 文献下载
摘要：本发明涉及一种DRAM存储器的性能检测方法和检测电路。DRAM存储器的性能检测方法包括如下步骤：将存储单元的字线的一端和/或位线的一端分别与测量焊盘连接，所述存储单元位于DRAM存储器的边缘；对与所述测量焊盘连接的字线的一端和/或位线的一端施加测量电压或测量电流；通过所述测量焊盘输出测量结果。通过将位于DRAM存储器的边缘的存储单元的字线的一端和/或位线的一端分别与测量焊盘连接，施加测量电压或测量电流，输出所述测量结果，能够在不影响存储单元的情况下对存储器进行性能检测，不影响产品良率和产品的成本。
一种 dram 存储器性能检测方法电路