|
|
钻瓜专利网为您找到相关结果 49个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件-CN202211650576.3在审
-
赵槿汇;姜明吉;金奇范;金洞院
-
三星电子株式会社
-
2022-12-21
-
2023-09-19
-
H01L27/092
- 公开了半导体器件。所述半导体器件包括：有源区，在基底上；源极/漏极图案，在有源区上；沟道图案，在有源区上并且连接到源极/漏极图案，每个沟道图案包括垂直堆叠以彼此间隔开的多个半导体图案；栅电极，分别在沟道图案上，在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到源极/漏极图案。第一有源接触件的底表面位于第一水平处，并且第二有源接触件的底表面位于高于第一水平的第二水平处。第三有源接触件的底表面位于高于第二水平的第三水平处。
- 半导体器件
- [发明专利]半导体装置-CN202310142892.8在审
-
孔贞顺;姜明吉;白尚训
-
三星电子株式会社
-
2023-02-20
-
2023-09-12
-
H01L27/092
- 公开了一种半导体装置。所述半导体装置包括：基底，包括基底上的N堆叠单元、缓冲单元和M堆叠单元，缓冲单元在N堆叠单元与M堆叠单元之间；有源图案，从N堆叠单元经由缓冲单元延伸到M堆叠单元；N堆叠沟道图案，在N堆叠单元的有源图案上；M堆叠沟道图案，在M堆叠单元的有源图案上；虚设沟道图案，在缓冲单元的有源图案上；N堆叠外延图案，在N堆叠沟道图案与虚设沟道图案之间；以及M堆叠外延图案，在M堆叠沟道图案与虚设沟道图案之间。N堆叠沟道图案包括堆叠的N个半导体图案。M堆叠沟道图案包括堆叠的M个半导体图案。N和M中的每个是2或更大的整数，并且M大于N。
- 半导体装置
- [发明专利]半导体器件-CN202210442733.5在审
-
朴范琎;金孝珍;姜明吉;金真范;李商文;金洞院;赵槿汇
-
三星电子株式会社
-
2022-04-25
-
2023-04-04
-
H01L27/092
- 提供一种半导体器件。该半导体器件包括：有源图案，设置在衬底上并且沿第一方向延伸；一对源/漏极图案，设置在有源图案上并且在第一方向上彼此间隔开；多个沟道层，在一对源/漏极图案之间在有源图案上竖直地堆叠并且彼此间隔开；栅电极，在一对源/漏极图案之间沿第二方向延伸，栅电极设置在有源图案上并且围绕多个沟道层，并且第二方向与第一方向相交；以及栅极间隔物，设置在多个沟道层之间并且设置在栅电极与一对源/漏极图案之间。栅极间隔物包括交替地堆叠在一对源/漏极图案的侧壁上的多个第一间隔物图案和多个第二间隔物图案。
- 半导体器件
- [发明专利]半导体装置-CN202210257892.8在审
-
朴范琎;姜明吉;金洞院;赵槿汇
-
三星电子株式会社
-
2022-03-16
-
2022-12-30
-
H01L23/48
- 提供了半导体装置。所述半导体装置可以包括：第一有源图案，位于基底上；位于第一有源图案上的一对第一源极/漏极图案和位于所述一对第一源极/漏极图案之间的第一沟道图案，第一沟道图案包括以堆叠形态彼此间隔开的第一半导体图案；栅电极，位于第一沟道图案上；第一栅极切割图案，与第一沟道图案相邻，第一栅极切割图案穿透栅电极；以及第一间隔件图案，位于第一栅极切割图案与第一沟道图案之间。第一间隔件图案可以包括：第一保留图案，与第一半导体图案中的至少一个第一半导体图案的最外侧表面相邻；以及第二保留图案，位于第一保留图案上。第二保留图案可以与第一栅极切割图案间隔开。
- 半导体装置
- [发明专利]半导体装置-CN202111527279.5在审
-
姜明吉;李承勳;权相德;赵槿汇;许盛祺
-
三星电子株式会社
-
2021-12-14
-
2022-10-18
-
H01L27/11
- 提供了一种半导体装置。所述半导体装置包括：第一有源图案，位于基底上；位于第一有源图案上的一对第一源极/漏极图案以及位于所述一对第一源极/漏极图案之间的第一沟道图案，其中，第一沟道图案包括彼此堆叠并间隔开的多个半导体图案；第一栅电极，位于第一沟道图案上；第一栅极切割图案，与第一沟道图案相邻并且穿透第一栅电极；以及第一残留图案，位于第一栅极切割图案与第一沟道图案之间。第一残留图案覆盖第一沟道图案的所述多个半导体图案中的至少一个半导体图案的最外面的侧壁。第一栅电极包括在第一栅电极的上部分上的与第一残留图案竖直叠置的第一延伸部。
- 半导体装置
- [发明专利]半导体器件-CN202111212561.4在审
-
郑秀真;姜明吉;梁正吉;朴俊范
-
三星电子株式会社
-
2021-10-18
-
2022-07-29
-
H01L29/06
- 一种半导体器件，包括：第一源极/漏极；第二源极/漏极，在水平方向上与所述第一源极/漏极隔离以不直接接触；沟道，在所述第一源极/漏极与所述第二源极/漏极之间延伸；栅极，围绕所述沟道；上内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道上方；以及下内间隔物，在所述栅极与所述第一源极/漏极之间并且在所述沟道下方，其中，所述沟道包括：基部，在所述第一源极/漏极与所述第二源极/漏极之间延伸；上突出部，从所述基部的顶表面向上突出；以及下突出部，从所述基部的底表面向下突出，并且所述上突出部的顶端与所述下突出部的底端隔离以不直接接触所沿的方向相对于竖直方向倾斜。
- 半导体器件
- [发明专利]半导体装置-CN202111075535.1在审
-
姜明吉;赵槿汇;权相德;金洞院;宋炫昇
-
三星电子株式会社
-
2021-09-14
-
2022-06-21
-
H01L27/088
- 提供了一种半导体装置。该半导体装置包括：基底，包括外围区域；第一有源图案，在外围区域上；第一源极/漏极图案，在第一有源图案上；第一沟道图案，形成在第一有源图案上并且连接到第一源极/漏极图案，其中，第一沟道图案包括彼此堆叠并且间隔开的半导体图案；第一栅电极，在第一方向上延伸并与第一沟道图案交叉；栅极绝缘层，置于第一栅电极与第一沟道图案之间；第一栅极接触件，设置在第一栅电极上并且在第一方向上延伸；以及第一介电层，置于第一栅电极与第一栅极接触件之间。第一介电层置于第一栅极接触件与第一栅电极之间并且在第一方向上延伸。
- 半导体装置
|
