“大岩德久”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]等离子体处理装置、聚焦环的升降控制方法和程序-CN201811183235.3有效
发明人：斋藤祐介;大岩德久 -专利权人：东京毅力科创株式会社
申请日： 2018-10-11 - 公布日： 2021-04-30 - 主分类号： H01J37/32 文献下载
摘要：本发明提供等离子体处理装置、聚焦环的升降控制方法和聚焦环的升降控制程序。第一载置台(2)用于载置作为等离子体处理对象的晶片(W)。升降机构(120)使载置于晶片(W)周围的聚焦环(5)升降。获取部获取通过测定晶片(W)的状态而得的状态信息。计算部基于获取的状态信息所表示的晶片(W)的状态，计算使晶片(W)的上表面与聚焦环(5)的上表面的位置关系成为预先设定的距离间隔的聚焦环(5)的高度。升降控制部控制升降机构(120)，使聚焦环5成为计算出的高度。由此，能够抑制对被处理体进行等离子体处理的均匀性降低。
等离子体处理装置聚焦升降控制方法程序

[发明专利]等离子体处理装置、等离子体控制方法和存储介质-CN201910275975.8在审
发明人：斋藤祐介;大岩德久 -专利权人：东京毅力科创株式会社
申请日： 2019-04-08 - 公布日： 2019-10-22 - 主分类号： H01J37/32 文献下载
摘要：本发明提供一种等离子体处理装置、等离子体控制方法和存储介质。该等离子体处理装置获取计测晶片(W)的状态而得的状态信息，根据由状态信息表示的晶片(W)的状态，控制等离子体处理，以使在晶片(W)的上部形成的等离子体鞘的界面的高度与在聚焦环(5)的上部形成的等离子体鞘的界面的高度之差在规定范围内。由此，能够对每个被处理体抑制蚀刻特性上的偏差。
等离子体处理装置等离子体控制等离子体鞘存储介质晶片等离子体处理被处理体计测晶片蚀刻特性聚焦环

[发明专利]等离子体处理方法以及半导体装置的制造方法-CN201110194328.8有效
发明人：田原慈;西村荣一;山下扶美子;富田宽;大岩德久;大口寿史;大村光广 -专利权人：东京毅力科创株式会社
申请日： 2011-07-08 - 公布日： 2012-01-11 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种等离子体处理方法以及半导体装置的制造方法，能够抑制由侧面蚀刻而引起的图案变细的问题并且通过干燥处理来高效率地去除含有堆积在图案侧壁的金属的堆积物。该等离子处理方法经过对形成在基板上的金属层进行等离子体蚀刻的工序来形成层叠结构中具有金属层的图案之后，去除含有构成金属层的金属的图案并在侧壁部堆积的堆积物，具备以下工序：保护层形成工序，在金属层的侧壁部形成该金属的氧化物或者氯化物；堆积物去除工序，使含有氟原子的气体的等离子体发生作用来去除堆积物；以及还原工序，在保护层形成工序和堆积物去除工序之后，使含有氢的等离子体发生作用来还原金属的氧化物或者氯化物。
等离子体处理方法以及半导体装置制造

[发明专利]基板清洁方法及基板清洁装置-CN201110020639.2有效
发明人：田原慈;山下扶美子;西村荣一;大岩德久;松下贵哉;富田宽 -专利权人：东京毅力科创株式会社
申请日： 2011-01-07 - 公布日： 2011-08-10 - 主分类号： H01L21/318 文献下载
摘要：本发明提供基板清洁方法及基板清洁装置。该基板清洁方法及基板清洁装置在利用等离子体蚀刻形成包含硅层的暴露部的图案时，不对图案产生损伤就能够除去副生成物和除去残留氟。该基板清洁方法在利用等离子体蚀刻形成基板上的图案之后清洁基板的表面，该基板清洁方法包括：副生成物除去工序，在该工序中，将基板暴露于HF气体气氛中而除去副生成物；残留氟除去工序，在该工序中，将清洁气体等离子化并使其作用于基板，除去残留于该基板上的氟，上述清洁气体包含氢气及作为构成元素含有碳和氢的化合物的气体。
清洁方法装置

[发明专利]基板传送装置、基板处理装置和基板处理方法-CN200710091343.3无效
发明人：小林义之;酒井伊都子;大岩德久 -专利权人：东京毅力科创株式会社;株式会社东芝
申请日： 2007-03-30 - 公布日： 2007-10-03 - 主分类号： H01L21/677 文献下载
摘要：一种能够限制颗粒产生的基板传送装置。该基板传送装置(1)包括容纳晶片(W)的处理腔(12)、用于将晶片传送到处理腔中的传送臂(17)，和置于处理腔中并安装传送晶片的基座(45)。带有多个突起(55a)的静电夹盘(55)置于基座的上部内。带有多个用于保持晶片的突起(25a)的传送叉(25)置于传送臂的末端上。这些突起(25a)设置在传送叉(25)中以使突起(25a)的晶片保持部(81)与静电夹盘的突起(55a)的晶片保持部分(80)不同。
传送装置处理方法

[发明专利]电容耦合型等离子体处理装置-CN200510127554.9有效
发明人：桧森慎司;今井范章;堀口克己;根津崇明;松山昇一郎;松丸弘树;速水利泰;永关一也;酒井伊都子;大岩德久;杉安良和 -专利权人：东京毅力科创株式会社;株式会社东芝
申请日： 2005-12-05 - 公布日： 2006-06-07 - 主分类号： H01L21/00 文献下载
摘要：本发明提供一种电容耦合型的等离子体处理装置(100)，包括可设定为具有真空气氛的处理腔室和将处理气体供给腔室(1)内的处理气体供给部(15)。在腔室(1)内、第一电极(2)和第二电极(18)相对地配置。为了在第一和第二电极间的等离子体生成区域(R1)中形成高频电场，配置将高频电力供给至第一或第二电极的高频电源(10)。高频电场使处理气体变成等离子体。被处理基板(W)在第一和第二电极之间，由支撑部件(2)所支撑，使其被处理面与第二电极(18)相对。在等离子体生成区域(R1)周围的周围区域(R2)中，配置接地的导电性作用面AS，以扩展等离子体，进行调制，使得与等离子体实质上直流地结合。
电容耦合等离子体处理装置

[发明专利]蚀刻方法-CN03812720.2有效
发明人：小川和人;稻泽刚一郎;林久贵;大岩德久 -专利权人：东京毅力科创株式会社;株式会社东芝
申请日： 2003-03-26 - 公布日： 2005-08-24 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种蚀刻方法，在将无机材料膜作为掩模对有机材料膜进行蚀刻的情况下，能够与蚀刻图案相对应，维持高蚀刻速率，以良好的蚀刻形状、良好的面内均匀性，并且不产生无机材料膜的膜剥离地进行蚀刻。在处理容器(1)内，通过蚀刻气体的等离子，将无机材料膜作为掩模，对被处理体上形成的有机材料膜进行蚀刻时，在通过蚀刻而应开口的区域的比例以面积比计为40％以上的蚀刻图案的情况下，使用含有NH₃气体和O₂气体的混合气体作为蚀刻气体，在通过蚀刻而应开口的区域的比例以面积比计为小于40％的蚀刻图案的情况下，使用NH₃气体作为蚀刻气体。
蚀刻方法

[发明专利]包括沟槽电容器的半导体器件及其制造方法-CN200410000178.2无效
发明人：竹中圭一;酒井伊都子;成田雅贵;大岩德久;三田淳夫;矢桥胜典 -专利权人：株式会社东芝
申请日： 2004-01-08 - 公布日： 2004-08-04 - 主分类号： H01L27/108 文献下载
摘要：一种包括沟槽电容器的半导体器件包括半导体衬底，包括窄部分和主部分的沟槽，窄部分的直径同轴地小于主部分处的沟槽直径，提供在半导体衬底中环绕包括窄部分的沟槽的第一电容器电极，沿第一电容器电极的表面提供的电容器绝缘膜，以及提供在沟槽内部的第二电容器电极。
包括沟槽电容器半导体器件及其制造方法

[发明专利]等离子体处理装置和等离子体处理方法-CN200310103871.8无效
发明人：大内淳子;大岩德久 -专利权人：株式会社东芝
申请日： 2003-11-18 - 公布日： 2004-06-09 - 主分类号： H01L21/00 文献下载
摘要：一种等离子体处理装置，具备：收容被处理基体的容器；向上述容器内导入含氢原子的气体的导入口，在上述容器内载置上述被处理基体的下部电极；为了在上述容器内引起放电来产生等离子体的，与上述下部电极对峙的上部电极；给上述下部电极和上述上部电极间施加电压的电源；在上述容器内的一部分上设置的金属氧化物构造体，在导入上述含氢原子的气体时上述金属氧化物构造体被还原。
等离子体处理装置方法

[发明专利]图形的制备方法及半导体器件的制造方法-CN03134814.9无效
发明人：酒井隆行;大岩德久;岐部正信 -专利权人：株式会社东芝
申请日： 2003-09-24 - 公布日： 2004-05-19 - 主分类号： H01L21/027 文献下载
摘要：一种图形的制备方法，包括：在下层的至少一部分上绘制掩模图形；蚀刻部分掩模图形；将入射光照射在进行蚀刻的掩模图形上，当入射光透过掩模图形之后检测反射入射光产生的反射光；得到反射的干涉光谱；以及使用反射的干涉光谱的数据计算掩模图形的图形宽度，反射的干涉光谱的波长范围不小于两倍的掩模图形的间距。
图形制备方法半导体器件制造

[发明专利]半导体器件的制造方法和半导体器件-CN03140819.2无效
发明人：成田雅贵;佐藤兴一;大岩德久 -专利权人：株式会社东芝
申请日： 2003-06-06 - 公布日： 2004-01-14 - 主分类号： H01L21/768 文献下载
摘要：半导体器件的制造方法，包括：在半导体衬底上形成第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成光刻胶图形，用上述光刻胶图形，刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成凹部，在除去了上述光刻胶图形后，向上述凹部内埋入导电膜，在埋入了上述导电膜后，在除去上述光刻胶图形时，除去在上述第1低介电系数绝缘膜的凹部的侧壁上形成的变质层，使得把归因于上述变质层的除去而产生的上述凹部侧壁的间隙填埋起来那样地形成第2低介电系数绝缘膜。
半导体器件制造方法

[发明专利]硅高速腐蚀方法-CN01815651.7有效
发明人：三村高范;永关一也;酒井伊都子;大岩德久 -专利权人：东京毅力科创株式会社;株式会社东芝
申请日： 2001-09-13 - 公布日： 2003-11-26 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种硅高速腐蚀方法，与可保持真空的处理室内的处理空间接触，来设置具有硅区域的被处理对象W，在该处理空间内导入腐蚀气体，产生气压为13～1333Pa(100mTorr～10Torr)的气体环境，通过施加高频电力产生等离子。在该等离子中，离子等带电粒子的个数与基团的个数之和变大，使硅区域的腐蚀比以前高速化。
高速腐蚀方法

[发明专利]制造半导体器件的方法-CN02108711.3无效
发明人：成田雅贵;奥村胜弥;大岩德久 -专利权人：株式会社东芝
申请日： 2002-03-29 - 公布日： 2002-11-13 - 主分类号： H01L21/00 文献下载
摘要：用于制造一个半导体器件的一个方法,包括准备多个批次,每一个批次包括需要被进行处理的半导体衬底,多个批次包括至少第一和第二批次,使用一个半导体制造装置来处理多个批次中的每一个批次,在对第二个批次进行处理以前,判断是否需要对半导体制造装置进行清洗,这取决于需要被处理的第一批次的第一处理类型和在第一批次后需要被处理的第二批次的第二处理类型,和在第二批次不需要进行清洗的情形下不进行清洗来对第二批次进行处理。
制造半导体器件方法

[发明专利]等离子体处理-CN02108712.1无效
发明人：成田雅贵;奥村胜弥;大岩德久 -专利权人：株式会社东芝
申请日： 2002-03-29 - 公布日： 2002-11-13 - 主分类号： H01L21/00 文献下载
摘要：一种等离子体处理方法,包括把要处理的基底放置在一个有内壁的真空室中;当内壁设置为第一种温度时,对基底进行等离子体处理;当内壁设置为高于第一种温度的第二种温度时,采用等离子体清洁内壁。
等离子体处理

[发明专利]图案形成方法-CN01111758.3无效
发明人：佐藤康彦;盐原英志;佐藤基之;大西廉伸;富田宽;大岩德久;大内淳子;林久贵 -专利权人：株式会社东芝
申请日： 2001-03-23 - 公布日： 2001-10-31 - 主分类号： H01L21/30 文献下载
摘要：图案形成方法,它包括在基片上形成碳原子含量≥80%(重量)的膜或气相淀积膜即下层膜的步骤;在下层膜的表面上施行密合性促进处理的步骤或在下层膜上形成密合性促进膜的步骤;在下层膜的表面上形成中间膜的步骤;在中间膜上形成抗蚀剂膜的步骤;对抗蚀剂膜进行图案曝光形成抗蚀剂图案的步骤;将抗蚀剂图案复制到中间膜上形成中间膜图案的步骤;将此中间膜图案复制到上述下层膜上而形成下层膜图案的步骤。
图案形成方法

1
共 15 条