“大塚拓一”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]功率半导体装置和半导体功率模块-CN202310804059.5在审
发明人： 大塚拓一;岩桥清太;畑野舞子;渡边龙太;吉原克彦 -专利权人：罗姆股份有限公司
申请日： 2018-05-10 - 公布日： 2023-08-15 - 主分类号： H01L23/14 文献下载
摘要：本发明提供功率半导体装置和半导体功率模块。该功率半导体装置具备平板状的厚铜基板、部分地配置在所述厚铜基板上的导电性的接合层、配置于所述接合层上的半导体功率器件、以及与所述半导体功率器件的电极电连接的外部连接用端子，所述厚铜基板的维氏硬度为50以下。
功率半导体装置模块

[发明专利]半导体装置-CN202180080590.1在审
发明人：坂井优斗;大河内裕太;大塚拓一;中原健 -专利权人：罗姆股份有限公司
申请日： 2021-11-12 - 公布日： 2023-08-01 - 主分类号： H01L23/12 文献下载
摘要：本发明提供一种半导体装置，其具备：基板，其具有主面；第一配线层，其配置于所述主面；第二配线层，其配置于所述主面且远离所述第一配线层；第一半导体元件，其具有彼此位于相反侧的第一主面电极和第一背面电极，并且所述第一背面电极与所述第一配线层接合；第二半导体元件，其具有彼此位于相反侧的第二主面电极和第二背面电极，并且所述第二背面电极与所述第二配线层接合；以及导电部件，其远离所述基板且与所述第一主面电极和所述第二主面电极接合。所述第一主面电极和所述第二主面电极的极性彼此不同。所述基板包含位于所述第一配线层和所述第二配线层之间的露出部，在该基板的厚度方向上观察，所述导电部件与所述露出部重叠。
半导体装置

[发明专利]半导体装置-CN202180078609.9在审
发明人： 大塚拓一 -专利权人：罗姆股份有限公司
申请日： 2021-10-27 - 公布日： 2023-08-01 - 主分类号： H01L23/48 文献下载
摘要：半导体装置具备第一半导体元件、第一连接部件以及第一部件。上述第一半导体元件具有在厚度方向上相互朝向相反的一侧的第一元件主面及第一元件背面。另外，上述第一半导体元件具有配置于上述第一元件主面的第一电极。上述第一连接部件与上述第一电极导通。上述第一部件在上述厚度方向观察时与上述第一电极重叠，维氏硬度比上述第一连接部件的维氏硬度小，而且具有导电性。
半导体装置

[发明专利]功率半导体装置及其制造方法-CN201880031217.5有效
发明人： 大塚拓一;岩桥清太;畑野舞子;渡边龙太;吉原克彦 -专利权人：罗姆股份有限公司
申请日： 2018-05-10 - 公布日： 2023-06-23 - 主分类号： H01L23/14 文献下载
摘要：一种功率半导体装置(1)，具备平板状的第1厚铜层(14)、配置于第1厚铜层(14)上的绝缘片层(16)、配置于绝缘片层(16)上且形成了图案的第2厚铜层(18A)、配置于第2厚铜层(18A)上的导电性的接合层(20)、以及配置于接合层(20)上的半导体功率器件(22)，半导体功率器件(22)与接合层(20)接合，同时，第2厚铜层(18A)的维氏硬度比第1厚铜层(14)的维氏硬度小，为50以下。提供一种功率半导体装置，能够不增加热阻而提高接合的可靠性。
功率半导体装置及其制造方法

[发明专利]半导体装置-CN202180021067.1在审
发明人：大河内裕太;金武康雄;宫崎达也;大塚拓一 -专利权人：罗姆股份有限公司
申请日： 2021-03-15 - 公布日： 2022-11-01 - 主分类号： H01L25/18 文献下载
摘要：半导体装置具备第一、第二开关元件、第一、第二导电部件以及电容器。上述第一开关元件具有在第一方向上朝向相反侧的第一元件主面以及第一元件背面。上述第二开关元件具有在上述第一方向上朝向相反侧的第二元件主面以及第二元件背面。上述第一、第二导电部件在与上述第一方向正交的第二方向上相互隔离。上述电容器具有第一连接端子以及第二连接端子。上述第一开关元件与上述第二开关元件串联地连接而构成电桥。上述第一连接端子与上述第二连接端子分别电连接于上述电桥的两端。上述电容器以及上述第一开关元件搭载于上述第一导电部件，上述第二开关元件搭载于上述第二导电部件。
半导体装置

[发明专利]半导体装置、功率模块、半导体装置的制造方法及半导体模块-CN202210844102.6在审
发明人： 大塚拓一 -专利权人：罗姆股份有限公司
申请日： 2017-04-14 - 公布日： 2022-09-06 - 主分类号： H01L21/60 文献下载
摘要：本发明提供一种半导体装置、功率模块、半导体装置的制造方法及半导体模块，能够使功率循环耐受容量提高。半导体装置具备半导体芯片(12)、和以覆盖半导体芯片(12)上的源极焊盘电极(14)的方式形成的银烧成盖(22)。半导体芯片(12)配置于第一基板电极(10B)上，通过超声波在银烧成盖(22)上接合铜线(18)的一端。
半导体装置功率模块制造方法

[发明专利]半导体装置、功率模块及其制造方法-CN201780024218.2有效
发明人： 大塚拓一 -专利权人：罗姆股份有限公司
申请日： 2017-04-14 - 公布日： 2022-07-15 - 主分类号： H01L21/60 文献下载
摘要：半导体装置具备半导体芯片(12)、和以覆盖半导体芯片(12)上的源极焊盘电极(14)的方式形成的银烧成盖(22)。半导体芯片(12)配置于第一基板电极(10B)上，通过超声波在银烧成盖(22)上接合铜线(18)的一端。本发明提供一种能够使功率循环耐受容量提高的半导体装置、功率模块及其制造方法。
半导体装置功率模块及其制造方法

[发明专利]半导体装置-CN202080037873.3在审
发明人：吴小鹏;大塚拓一 -专利权人：罗姆股份有限公司
申请日： 2020-05-18 - 公布日： 2021-12-31 - 主分类号： H01L21/60 文献下载
摘要：一种半导体装置，具备：具有主面的导电部、搭载于前述主面的半导体元件、以及存在于前述导电部与前述半导体元件之间、使前述导电部与前述半导体元件导通接合的导电性接合材。前述导电性接合材包含金属基层、第1接合层和第2接合层。前述第1接合层存在于前述金属基层与前述半导体元件之间，通过金属的固相扩散与前述半导体元件接合。前述第2接合层存在于前述金属基层与前述导电部之间，通过金属的固相扩散与前述导电部接合。
半导体装置

[发明专利]半导体装置-CN201980076107.5在审
发明人： 大塚拓一 -专利权人：罗姆股份有限公司
申请日： 2019-11-14 - 公布日： 2021-07-23 - 主分类号： H01L23/36 文献下载
摘要：半导体装置(A10)具备导电基板(20)及半导体元件(40)。导电基板(20)具有朝向厚度方向(z)的一侧的主面(20A)、及朝向与主面(20A)相反的侧的背面(20B)。半导体元件(40)电接合于主面(20A)。导电基板(20)包括第一基层(211)、第二基层(212)以及金属层(22)。第一基层(211)及第二基层(212)分别由层叠石墨烯而成的石墨构成。金属层(22)介于第一基层(211)与第二基层(212)之间。第一基层(211)中的上述石墨烯沿相对于厚度方向(z)呈直角的第一层叠方向层叠。第二基层(212)中的上述石墨烯沿相对于厚度方向(z)呈直角且相对于上述第一层叠方向交叉的第二层叠方向层叠。
半导体装置

[发明专利]半导体装置-CN201980066078.4在审
发明人：山口敦司;坂入宽之;大塚拓一 -专利权人：罗姆股份有限公司
申请日： 2019-10-09 - 公布日： 2021-05-14 - 主分类号： H01L25/07 文献下载
摘要：半导体装置(A1)具备：第一端子(201A)和第二端子(201B)；具有第一栅极电极(12A)、第一源极电极(13A)和第一漏极电极(14A)的第一开关元件(1A)；具有第二栅极电极(12B)、第二源极电极(13B)和第二漏极电极(14B)的第二开关元件(1B)。在第一端子(201A)和第二端子(201B)之间串联连接有第一开关元件(1A)和第二开关元件(1B)。半导体装置(A1)具备在第一端子(201A)和第二端子(201B)之间与第一开关元件(1A)和第二开关元件(1B)并联连接的第一电容器(3A)。第一开关元件(1A)和第二开关元件(1B)在x方向上排列。第一电容器(3A)在z方向视角下与第一开关元件(1A)和第二开关元件(1B)的至少其一重叠。采用这种结构能够抑制浪涌电压。
半导体装置

[发明专利]功率模块及其制造方法-CN201880022963.8在审
发明人：畑野舞子;大塚拓一 -专利权人：罗姆股份有限公司
申请日： 2018-03-28 - 公布日： 2019-11-19 - 主分类号： H01L23/36 文献下载
摘要：功率模块(1)具备平板状的厚铜基板(2)、配置在厚铜基板(2)上的导电性的应力缓和金属层(24U)、配置在应力缓和金属层(24U)上的半导体器件(22)和配置在应力缓和金属层(24U)上的镀层(30)，半导体器件(22)隔着镀层(30)与应力缓和金属层(24U)接合。厚铜基板(2)具备第1厚铜层(14)和配置在第1厚铜层(14)上的第2厚铜层(18)，应力缓和金属层(24U)配置在第2厚铜层(18)上。半导体器件(22)的一部分嵌入应力缓和金属层(24U)并固着。半导体器件(22)与应力缓和金属层(24U)的接合面通过扩散接合或固相扩散接合而一体化。提供一种能够不增加热阻而提高接合的可靠性的功率模块。
应力缓和金属层半导体器件厚铜层接合厚铜基板配置功率模块镀层导电性固相扩散扩散接合接合面平板状固着热阻嵌入一体化

[发明专利]叠层高熔点焊接层及其制造方法以及半导体器件-CN201210220419.9有效
发明人： 大塚拓一;奥村启树 -专利权人：罗姆股份有限公司
申请日： 2012-06-29 - 公布日： 2017-09-19 - 主分类号： H01L23/492 文献下载
摘要：本发明涉及叠层高熔点焊接层及其制造方法以及半导体器件。一种叠层高熔点焊接层包括叠层结构，其层叠多个三层结构，各个三层结构包括低熔点金属薄膜层以及置于低熔点金属薄膜层的表面和背面表面上的高熔点金属薄膜层；第一高熔点金属层，置于叠层结构的表面上；以及第二高熔点金属层，置于叠层结构的背面表面上。低熔点金属薄膜层和高熔点金属薄膜层通过TLP相互熔成合金，并且叠层结构以及第一高熔点金属层和第二高熔点金属层通过TLP接合相互熔成合金。
层高熔点焊接及其制造方法以及半导体器件

[发明专利]半导体装置-CN201210278267.8有效
发明人： 大塚拓一;箕谷周平 -专利权人：罗姆股份有限公司
申请日： 2009-02-06 - 公布日： 2012-12-12 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种能提高耐压性、简化制造工序的半导体装置。本发明的半导体装置具备：层叠在含有SiC的n+型基板(11)，含有SiC的n型外延层(1)；在外延层(1)的表面层相互隔离地配置的n+型源极区域(5)；被源极区域(5)夹持的p型阱接触区域(2)；与源极区域(5)及p型阱接触区域(2)的基板(11)侧表面相接地配置的p型阱区域(3)；配置为夹持源极区域(5)及p型阱区域(3)的p型阱扩展区域(4)。在从外延层(1)的表面向基板(11)的深度方向，p型阱区域(3)的杂质浓度的浓度峰值位置比p型阱扩展区域(4)的杂质浓度的浓度峰值位置深。
半导体装置

[发明专利]半导体器件以及制造该半导体器件的方法-CN201080044013.9无效
发明人： A.B.洛斯特特;J.霍恩伯格;大塚拓一 -专利权人：阿肯色州电力电子国际有限公司;罗姆股份有限公司
申请日： 2010-09-30 - 公布日： 2012-08-22 - 主分类号： H01L21/44 文献下载
摘要：提供半导体器件以及制造半导体器件的方法，该半导体器件包括：布置在衬底上的源极迹线、漏极迹线和栅极迹线；布置在漏极迹线上并包括源极焊盘和栅极焊盘的晶体管；布置在衬底上的漏极迹线和源极迹线之间以及漏极迹线和栅极迹线之间以便覆盖晶体管的侧壁表面的绝缘膜；布置在源极迹线和漏极迹线之间的绝缘膜上并连接晶体管的源极焊盘和源极迹线的源极喷射电极；以及布置在栅极迹线和漏极迹线之间的绝缘膜上并连接晶体管的栅极焊盘和栅极迹线的栅极喷射电极。
半导体器件以及制造方法

1
共 14 条