“唐洪军”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果97个，建议您升级VIP下载更多相关专利

[发明专利]一种数字信号处理装置及其EMIF接口扩展方法-CN202310774887.9在审
发明人：许虎;唐洪军;郑百衡;马力科;吴海燕;韩毅辉;程昊腾;何燕军 -专利权人：中国电子科技集团公司第十研究所
申请日： 2023-06-28 - 公布日： 2023-10-24 - 主分类号： G06F13/12 文献下载
摘要：本发明涉及信号处理技术领域，公开了一种数字信号处理装置及其EMIF接口扩展方法，该装置，包括：3个AD通道，分别记为AD1、AD2、AD3；3个DSP，分别记为DSP1、DSP2、DSP3；2个信号处理FPGA，分别记为FPGA1、FPGA2；1个控制管理FPGA，记为FPGA3；AD1、AD2分别与FPGA1连接，AD3与FPGA2连接；DSP1的EMIF接口与FPGA1、FPGA3分别电连接，DSP2的EMIF接口与FPGA1、FPGA3分别电连接，DSP3的EMIF接口与FPGA2、FPGA3分别电连接。本发明解决了现有技术存在的机载设备集成度低、可靠性低、机载设备敏感的功耗等问题。
一种数字信号处理装置及其 emif 接口扩展方法

[实用新型]一种消毒喷雾装置-CN202321143245.0有效
发明人：张国栋;程雪莲;王春华;牟之兵;王潇;唐洪军;邓琼;文晓利;陈义云;李春玉;陈英 -专利权人：重庆市开州区农业发展服务中心（重庆市开州区动物疫病预防控制中心）
申请日： 2023-05-12 - 公布日： 2023-10-03 - 主分类号： A61D7/00 文献下载
摘要：本实用新型属于消毒装置技术领域，且公开了一种消毒喷雾装置，包括存储罐、罐盖、消毒仓、搅拌组件和喷液组件，所述搅拌组件位于所述存储罐内部，用于对所述存储罐内的消毒液进行混合搅拌，所述消毒仓位于所述存储罐的下方，所述喷液组件位于所述消毒仓的内部，用于释放存储罐内的消毒液，本实用新型设有搅拌组件，转轴受力转动，转轴转动带动连接轴转动，连接轴转动带动搅拌杆转动，对存储罐内的消毒液进行混合搅拌，防止消毒液出现沉淀等情况，影响消毒的效果，此外还设有喷液组件，外力使毛刷板移动，毛刷在动物身上往复摩擦，消毒液通过毛刷渗出，防止消毒液被动物毛发阻挡在外，影响杀菌消毒的效果。
一种消毒喷雾装置

[实用新型]一种用于天车龙门钩销轴拆卸时钢钎固定扶正装置-CN202320454021.5有效
发明人：陈少华;叶晓东;耿明军;唐洪军;满孝秦;李善波;张志浩;吴兆瑞 -专利权人：山东钢铁集团永锋临港有限公司
申请日： 2023-03-08 - 公布日： 2023-09-26 - 主分类号： B23P19/00 文献下载
摘要：本实用新型属于天车龙门钩销轴拆卸作业技术领域，涉及一种用于天车龙门钩销轴拆卸时钢钎固定扶正装置，包括钳柄，所述钳柄底部设置有皮套，钳柄顶部连接有钳头，钳柄顶部设置有连接轴。本实用新型可有效避免因打锤时操作失误造成的人身伤害，有效减少对扶钢钎人员的手臂震动，同时可增加打锤人员的作业空间。
一种用于天车龙门钩销轴拆卸钢钎固定扶正装置

[发明专利]模块化相控阵天线装置-CN202111157118.1有效
发明人：赵小刚;张晓波;唐洪军;何小峰;任威 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2021-09-30 - 公布日： 2023-08-08 - 主分类号： H01Q21/00 文献下载
摘要：本发明公开的一种模块化相控阵天线装置，可维修性好、更换成本低，故障检测率高。本发明通过下述技术方案实现：插装母板通过多层PCB实现每个最小模块单元所需的电源网络、馈电网络、波控网络的均匀分布，为最小模块单元工作提供所需电源和控制信号；每个最小模块单元的4个移相器芯片以SMP连接器为直角坐标系的原点，沿X轴方向的距离dx和沿Y轴方向的距离dy分隔，并且每片移相器芯片集成了实现收发信号相位控制功能的4路6位数控移相、威尔金森功分器、放大器和24位串并转换驱动器；波控母板上的波控电路实现收发信号的幅相控制，校准电路根据每个通道的差异性实现幅相校准，电源电路给波控母板以及最小模块单元提供所需工作电源。
模块化相控阵天线装置

[发明专利]多通道接收和发射数字信号同步处理电路及装置-CN202310327775.9在审
发明人：刘盛利;唐洪军;吴江;姜长春 -专利权人：中国电子科技集团公司第十研究所
申请日： 2023-03-30 - 公布日： 2023-07-18 - 主分类号： H04B1/40 文献下载
摘要：本发明提供一种多通道接收和发射数字信号同步处理电路及装置，所述电路包括信号接收电路、信号发射电路、信号处理电路、时钟和同步电路、控制电路、光传输电路以及电源转换电路；信号处理电路连接信号接收电路、信号发射电路、控制电路和光传输电路；时钟和同步电路连接信号接收电路、信号发射电路、信号处理电路和控制电路，以及用于连接外部时钟和同步信号源；所述电源转换电路用于为所述多通道接收和发射数字信号同步处理电路供电。本发明提供的多通道接收和发射数字信号同步处理电路及装置，通道多、速度高、可靠性高、易扩展、可适配不同的信号处理平台。
通道接收发射数字信号同步处理电路装置

[发明专利]数字阵列波束形成装置-CN202110877456.6有效
发明人： 唐洪军;张晓波;邵永杰;胡洪 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2021-07-31 - 公布日： 2023-06-23 - 主分类号： H04B7/06 文献下载
摘要：本发明公开的一种数字阵列波束形成装置，成本低，可靠性高。本发明通过下述技术方案实现：采用包含了一个本地晶振的时钟管理单元，通过时钟分配网络将得到的时钟、同步信号和本振信号，分路发送给前端若干个数字TR组件和高速信号预处理单元，并送往模拟光模块实现解波分复用；主控单元将多路采样数据分成两组分别送到高速信号预处理单元，在形成波束数据后，通过两片FPGA之间的高速接口交叉互传波束数据，在各自FPGA内形成独立多波束数据，将时频分发电路和波束数据处理实现的本振和时钟，同步分发到后级两个数字光模块后基带信号处理模块，配合网络交换机完成多个阵面控制模块的程序动态更新，实现波束数据双冗余备份的基带数据传输。
数字阵列波束形成装置

[发明专利]DSP按需扩容加载程序方法-CN202011044864.5有效
发明人：邵永杰;钟瑜;唐洪军;谢玲;方科;吴海燕 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2020-09-28 - 公布日： 2023-06-06 - 主分类号： G06F9/4401 文献下载
摘要：本发明公开的一种DSP按需扩容加载程序方法，旨在提供一种运行速度快，加载时间少，扩容可靠的程序扩容方法。本发明通过下述技术方案予以实现：在DSP开发环境中，将DSP需要的各个函数编译出来，将不同的处理函数使用频率写入DSP的同步动态存储器中，并形成DSP函数部署蓝图；函数被调用时，DSP引导程序根据预先安排的DSP函数部署蓝图进行输函数代码搬移，从SDRAM中拷贝到DSP的内部运行RAM上的运行位置1、运行位置2的指定存储空间中的扩容引导程序；然后在内部RAM高速运行，将程序代码写入DSP不同的处理函数代码运行在DSP的高速数据缓冲区，按需加载DSP扩容程序；加载完毕自动跳转到零地址运行。
dsp 扩容加载程序方法

[发明专利]并行ADC采样系统传输路径延时误差的通用校准方法-CN201910944701.3有效
发明人：胡洪;马力科;张晓波;唐洪军;吴江 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2019-09-30 - 公布日： 2023-05-23 - 主分类号： H03M1/10 文献下载
摘要：本发明提出了一种并行ADC采样系统传输路径延时误差的通用校准方法，旨在提供一种能够适应采样频率变化，修正多通道数据输入延时的通用方法。本发明通过下述技术方案予以实现：时钟和信号通过集成M通道的AD芯片配置为多通道输出，AD通过串行外设接口连接FPGA组成高速变采样率系统。AD对高速信号进行多通道并行采样实现第一级降速，FPGA采用串并转换原语或串并转换IP核进行串并转换实现第二级降速。FPGA配置AD发送测试序列后，启动校准指令和状态机，运行时延参数校准算法，将时延参数动态置入FPGA输入延时控制原语，对齐通道内和通道间所有数据线，AD退出测试序列输出实际信号，完成系统输入延时校准。
并行 adc 采样系统传输路径延时误差通用校准方法

[发明专利]多通道DAC采样同步系统-CN202011044863.0有效
发明人：胡洪;唐洪军;张晓波;张艳如 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2020-09-28 - 公布日： 2023-03-21 - 主分类号： H03M1/66 文献下载
摘要：本发明公开的一种多通道DAC采样同步系统，属于高速串行接口芯片技术领域。旨在提供一种能够满足高速采样的DAC同步系统。本发明通过下述技术方实现：外部提供时钟源，FPGA加载程序，数字信号源生成模块根据时钟分配芯片提供的逻辑时钟生成数字信号源，并送入JESD204B配置模块，根据DAC芯片的通道数、DAC转换器数等信息将多通道数据组帧打包，再调用IP核提取帧数据并映射成有效的编码字，采用不同的排序方式来形成每个DAC转换器的所需的高速串行数据，DAC芯片根据配置将高速串行数据流中控制字符的帧对齐，按照JESD204B协议的要求完成解帧并输出到多通道，实现高速DAC采样多通道同步。
通道 dac 采样同步系统

[发明专利]RapidIO交换网络数据速率可重配置硬件电路-CN202011042944.7有效
发明人：孙亮;唐洪军;邵永杰;田真;周林;张浩;韩永青 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2020-09-28 - 公布日： 2023-03-21 - 主分类号： G06F15/173 文献下载
摘要：本发明公开的一种RapidIO交换网络数据速率可重配置硬件电路，旨在提供一种不增加硬件成本，能够提供模式和速率可重配置的RapidIO交换网络。本发明通过下述技术方案实现：用户接口单元将用户输入的速率配置信息数据组包发送至模块支持单元，并将配置相对应的时钟速率分别提供给核心处理单元、RapidIO网络交换单元，将模块支持单元配置的信息及速率配置信息适配在所连接的PE节点模块；核心处理单元将模块支持单元配置的工作时钟、模式配置信息及速率配置信息部署在RapidIO网络管理软件，控制RapidIO网络交换单元完成RapidIO网络路由配置及分配RapidIO网络ID号，建立各PE节点间的通信链路。
rapidio 交换网络数据速率配置硬件电路

[发明专利]可变速率模数AD高速采样电路-CN202011042969.7有效
发明人：张晓波;赵小刚;唐洪军;宋云鹏 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2020-09-28 - 公布日： 2023-02-28 - 主分类号： H03M1/12 文献下载
摘要：本发明公开的一种可变速率模数AD高速采样电路，涉及高速数传接收机等领域。本发明通过下述技术方案实现：在两个双通道高速AD芯片之间相连时钟分配器和顺次通过时钟分配器串联的比较器、变压器、滤波器和DDS芯片，双通道高速模数AD芯片在时钟的上升沿完成采样，采用直接二进制码输出12位的转换数据信号，将输出的模数转换结果的I/Q基带信号输出至FPGA，FPGA根据需求实时将频率字控制写信号更新后送入DDS芯片，产生相位连续可变的参考时钟，时钟分配器将数字时钟转换为多路时钟提供给双通道高速AD芯片，对模拟信号进行采样，经D/A转换成4路数字基带信号IA、IB、QA、QB，并将采样数据送入FPGA进行解调。
可变速率 ad 高速采样电路

[发明专利]双核CPU实时操作系统数据处理方法-CN202011044892.7有效
发明人：邵永杰;方科;唐洪军;谢玲 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2020-09-28 - 公布日： 2023-02-28 - 主分类号： G06F9/48 文献下载
摘要：本发明公开的一种双核CPU实时操作系统数据处理方法，旨在提供一种反应快速，驱动程序简单，移植工作量小的数据处理实现方法。本发明通过下述技术方案实现：采用处理信号处理板卡将FPGA逻辑产生的中断信号送入实时裸机程序，把CPU0上的实时逻辑程序存入DDR0裸机内存DDR2共享内存进行内存逻辑分配；中断信号送入CPU0的处理器上，以各自的程序运行和CPU的核间通信；通过应用程序显示非实时Linux操作系统，在CPU1上运行非实时操作系统，组成同时处理非实时任务和实时任务的双核CPU处理器操作系统；CPU0对实时硬件环境进行响应，在两个CPU共享的内存范围共享内存范围两个CPU之间的数据交换。
双核 cpu 实时操作系统数据处理方法

[发明专利]多通道高速AD采样装置-CN202110877438.8有效
发明人：张晓波;唐洪军;马力科;胡洪 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2021-07-31 - 公布日： 2023-02-24 - 主分类号： H03M1/12 文献下载
摘要：本发明公开的一种多通道高速AD采样装置，通用性好，采样速率高。本发明通过下述技术方案实现：FPGA电路配置锁相环PLL和高速AD芯片，将外部连接器输入或由板载晶振，通过锁相环PLL锁相后输出AD采样时钟提供给高速AD芯片作为采样时钟；模拟中频信号通过至少4个任一路SMP插座送入ADC通道上，经过模拟匹配电路后送入模数AD采集电路进行采样，根据时钟同步电路输入同步SYNC信号，将采样信号送入各自ADC通道上串联的变压器采样，转成4组支持片间同步的低电压差分信号LVDS，采样后的高速LVDS并行数据和双沿对齐时钟信号，输出到点对点或一点对多点连接的FMC连接器，完成4路模拟信号的采样。
通道高速 ad 采样装置

[发明专利]DAC采样系统传输路径延时误差的通用校准系统及方法-CN202211161854.9在审
发明人：胡洪;吴江;张晓波;唐洪军 -专利权人：中国电子科技集团公司第十研究所
申请日： 2022-09-23 - 公布日： 2022-12-16 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种DAC采样系统传输路径延时误差的通用校准系统及方法，属于DAC采样领域，包括：注入采样时钟，数字信号通过多通道输入DA芯片转换为模拟信号输出，DA通过串行外设接口连接FPGA。FPGA采用并串转换原语或并串转换IP核实现第一级增速，DA对多相信号进行合成实现第二级增速。根据DA的采样率和并串转换系数，FPGA配置发送相应频率的测试信号，FPGA通过虚拟IO将时延参数动态置输出延时控制原语，在DA数据接收端观测数据线的相位关系，对齐通道内和通道间所有数据线，FPGA完成数字信号源切换发送实际信号，完成输出延时校准。本发明能够适应DA数据线PCB布线未做等长处理，修正数据输出延时。
dac 采样系统传输路径延时误差通用校准系统方法

[发明专利]大规模数字阵列信号同步采集系统-CN202010891077.8有效
发明人： 唐洪军;张晓波;孙亮;邵永杰 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2020-08-30 - 公布日： 2022-10-28 - 主分类号： H04J3/06 文献下载
摘要：本发明公开的一种大规模数字阵列信号同步采集系统，旨在提供一种可靠性高、规模可扩展，同步精度高，具有良好的幅度一致性、相位一致性以及快速、稳定的同步采集系统，本发明通过下述技术方案实现：每个子阵群在采集端直接高速串行接口相连同步采样模数A/D转换器，实现各路阵列信号同步采样，通过子阵间同步时刻触发延时测量模块进行相位关系检测，延时搜索同步信号有效采集时刻周期，利用每个子阵内两级时钟分发和延时测量实现采样时钟和同步信号的可靠对齐，子阵间的参考时钟和数字多波束同步信号通过光纤传输分发到DBF处理池，DBF处理池根据阵列规模完成波束数据汇聚，将形成全阵的多波束数据送至基带信号处理设备实现测控、通信。
大规模数字阵列信号同步采集系统

1
2
3
4
5
6
7
下一页»
尾页
共 97 条