“周杨凡”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]一种SPI设备时钟校正的方法-CN202310488885.3在审
发明人：刘晓露;王大伟;刘建军;易玲;黄苏芳;周杨凡 -专利权人：杭州万高科技股份有限公司;北京智芯半导体科技有限公司;北京智芯微电子科技有限公司
申请日： 2023-04-27 - 公布日： 2023-09-15 - 主分类号： G06F1/04 文献下载
摘要：本发明提出了一种SPI设备时钟校正的方法，包括以下步骤：步骤1、当所述SPI设备中的主设备进行写操作时，所述主设备拉低CSN信号，并提供48个连续的SCK时钟信号；从设备监测CSN信号为低后，从第一个SCK时钟信号上升沿开始计数，计数器从0开始计数；计数频率为从设备内部高频时钟fHSI；当从设备检测到第48个SCK时钟信号时，计数器停止计数，将计数值CNT保存在从设备的寄存器中；步骤2、主设备读从设备计数寄存器中保持的计数值CNT；步骤3、根据计数值，计算从设备系统时钟fHSI，并计算校正频率；步骤4、主设备将校正补偿值即步骤3中所述的校正频率，写入从设备的寄存器的相应地址中，完成所述的时钟校正。
一种 spi 设备时钟校正方法

[发明专利]一种多核同步调试工具-CN202310488882.X在审
发明人：王海宁;王大伟;刘建军;易玲;周杨凡;何贤赚;黄苏芳;刘晓露;崔国宇 -专利权人：杭州万高科技股份有限公司;北京智芯半导体科技有限公司;北京智芯微电子科技有限公司
申请日： 2023-04-27 - 公布日： 2023-07-28 - 主分类号： G06F11/22 文献下载
摘要：本发明提出了一种多核同步调试工具，包括：线性稳压电源模块、USB扩展模块、第一微控制器、第二微控制器以及USB转串口模块。使用所述工具调试的方法，包括：步骤1，使用USB数据线将所述工具连接到调试电脑；步骤2，使用数据线连接待调试芯片中的两个微控制器；步骤3，发出命令使两个微控制器进入调试模式并全速运行；步骤4，同步停止两个微控制器；步骤5，调试电脑收集调试信息；步骤6，同步启动两个微控制器；步骤7，重复步骤4‑6，直至调试完成。
一种多核同步调试工具

[发明专利]一种多通道数字信号控制系统-CN202111624299.4在审
发明人：王海宁;周杨凡;何贤赚;黄苏芳 -专利权人：杭州万高科技股份有限公司
申请日： 2021-12-28 - 公布日： 2023-06-30 - 主分类号： G06F11/25 文献下载
摘要：本发明提出了一种多通道数字信号控制系统，包括多通道数字信号控制设备、通信芯片、电源芯片和电脑，所述电脑，通过USB数据线和所述通信芯片连接，所述通信芯片和所述多通道数字信号控制设备连接；电脑通过USB数据线发送控制命令，USB协议的控制命令通过通信芯片转换为串口通信协议；所述多通道数字信号控制设备通过串口接收到控制命令并解析，通过识别不同的控制命令来执行相应的控制逻辑，并将控制逻辑执行结果返回至电脑；所述电脑还通过USB数据线和电源芯片连接，所述电源芯片与所述多通道数字信号控制设备连接，为其提供电源。该系统可以简化测试流程减少测试人员工作量，协助测试人员远程完成大部分数字逻辑测试工作。
一种通道数字信号控制系统

[发明专利]一种SPI设备时钟校正的方法-CN202211534667.0在审
发明人：刘晓露;黄苏芳;周杨凡 -专利权人：杭州万高科技股份有限公司
申请日： 2022-12-02 - 公布日： 2023-04-18 - 主分类号： G06F1/04 文献下载
摘要：本发明提出了一种SPI设备时钟校正的方法，包括以下步骤：步骤1、当所述SPI设备中的主设备进行写操作时，所述主设备拉低CSN信号，并提供48个连续的SCK时钟信号；从设备监测CSN信号为低后，从第一个SCK时钟信号上升沿开始计数，计数器从0开始计数；计数频率为从设备内部高频时钟fHSI；当从设备检测到第48个SCK时钟信号时，计数器停止计数，将计数值CNT保存在从设备的寄存器中；步骤2、主设备读从设备计数寄存器中保持的计数值CNT；步骤3、根据计数值，计算从设备系统时钟fHSI，并计算校正频率；步骤4、主设备将校正补偿值即步骤3中所述的校正频率，写入从设备的寄存器的相应地址中，完成所述的时钟校正。
一种 spi 设备时钟校正方法

[发明专利]一种烧写器以及一种加密烧写方法-CN202010485193.X有效
发明人：黄苏芳;周杨凡;付超;刘晓露 -专利权人：杭州万高科技股份有限公司
申请日： 2020-06-01 - 公布日： 2023-04-07 - 主分类号： G06F8/61 文献下载
摘要：本申请公开了一种加密烧写方法，应用于烧写器中，包括：从目标文件夹中选取出与烧写器自身匹配的加密烧录文件；加载后判断烧写器的当前烧录数量值是否大于等于选取出的加密烧录文件携带的最大数量值；如果是则销毁选取出的加密烧录文件并结束烧写；否则将选取出的加密烧录文件解密，并判断烧写器的当前烧录数量值是否小于选取出的加密烧录文件携带的起始数量值；如果是则将烧写器的当前烧录数量值修改为起始数量值，并将解密之后的加密烧录文件进行加密，再烧写至目标芯片中；否则将解密之后的加密烧录文件进行加密，再烧写至目标芯片中。应用本申请的方案，有效地提高了加密烧写的效率。本申请还提供了一种烧写器，具有相应效果。
一种烧写器以及加密方法

[发明专利]PON网络的时钟校准方法、ONU终端的时钟校准方法-CN202010717839.2有效
发明人：黄苏芳;刘晓露;朱信伟;周杨凡 -专利权人：杭州万高科技股份有限公司
申请日： 2020-07-23 - 公布日： 2023-03-17 - 主分类号： H04Q11/00 文献下载
摘要：本发明公开了一种PON网络的时钟校准方法，通过获取第一芯片温度信息、第一晶振计数信息及基础时钟信息；根据所述第一芯片温度信息确定对应的第一定温晶振信息；根据所述第一晶振计数信息及所述第一定温晶振信息，确定第一时间计数信息；根据所述第一时间计数信息与所述基础时钟信息，确定目标时钟信息；将所述目标时钟信息发送至ONU终端，使所述ONU终端根据所述目标时钟信息校准时钟，完成所述PON网络的时钟校准。本发明提高了得到的计时信息的精准度，提升了所述目标时钟信息的准确性。本发明还提供了具有上述优点的PON网络的时钟校准装置、设备及计算机存储介质与一种ONU终端的时钟校准方法、装置、设备及计算机存储介质。
pon 网络时钟校准方法 onu 终端

[发明专利]电能表秒脉冲误差测试器及电能表秒脉冲误差测试方法-CN202010484418.X有效
发明人：黄苏芳;周杨凡;朱信伟;刘晓露 -专利权人：杭州万高科技股份有限公司
申请日： 2020-06-01 - 公布日： 2022-10-18 - 主分类号： G01R35/04 文献下载
摘要：本申请公开了一种电能表秒脉冲误差测试器，包括：RTC芯片；降压模块，用于将接收的直流输入进行降压之后，为控制器，显示模块以及RTC芯片供电；控制器，用于通过获取的RTC芯片的秒脉冲捕获值以及目标芯片的秒脉冲捕获值，确定出针对目标芯片的秒脉冲周期误差值；显示模块，用于显示秒脉冲周期误差值。应用本申请的方案，可以方便地进行电能表的时钟误差测试。本申请还提供了一种电能表秒脉冲误差测试方法，具有相应技术效果。
电能表脉冲误差测试方法

[发明专利]基于神经网络的大数据压缩方法、系统及存储介质-CN202210351881.6在审
发明人： 周杨凡;常小梅 -专利权人：河南伴龙电子科技有限公司
申请日： 2022-04-02 - 公布日： 2022-06-17 - 主分类号： H03M7/30 文献下载
摘要：本发明公开了一种基于神经网络的大数据压缩方法、系统及存储介质，涉及人工智能领域。主要包括：对待压缩的各数据进行算术编码，并分别获得各数据的初始权重；构建自编码网络，所述自编码网络包括输入层、输出层及至少一个隐藏层；将编码后的数据同时作为所述自编码网络的输入及输出，将各数据的初始权重作为各数据对应的神经元的初始权重，对所述自编码网络进行训练；按照权重从小到大对自编码网络进行网络剪枝，直至自编码网络的压缩率及准确率中至少一个在相应的预设阈值范围外，并将剪枝完成后的自编码网络中隐藏层对应的数据作为压缩后的数据。本发明实施例能够提高对大数据压缩的处理效率。
基于神经网络数据压缩方法系统存储介质

[发明专利]一种ADC数据分析系统-CN202111504720.8在审
发明人：何贤赚;王海宁;周杨凡;刘玉林;黄苏芳 -专利权人：杭州万高科技股份有限公司
申请日： 2021-12-10 - 公布日： 2022-02-25 - 主分类号： H03M1/10 文献下载
摘要：ADC在工作的过程中会产生大量的数据，对ADC进行性能优化、参数校正、问题排查往往需要获取大量的数据并进行计算分析。本发明公开了一种ADC数据分析系统。一种ADC数据分析系统，包括：数据采集接口模块、数据格式转换模块、数据缓存模块、信号同步模块、信号发生模块、同步时钟信号发生模块和数据处理模块。对数据和测试信号做时间上的关联，用于分析如信号响应时间、信号采样时延等指标；支持同步时钟输出；可以获取、存储全部数据；可以实时展示ADC的原始数据，方便发现异常；提高了ADC应用电路的优化效率和质量；支持电平转换和多种数据接口类型；原始ADC数据可以存储和加载，方便后期处理和分析。
一种 adc 数据分析系统

[发明专利]一种待测数字滤波器测试方法及系统-CN202110698859.4在审
发明人：何贤赚;刘晓露;黄苏芳;李婷;周杨凡;朱信伟 -专利权人：杭州万高科技股份有限公司
申请日： 2021-06-23 - 公布日： 2021-09-03 - 主分类号： G06F30/33 文献下载
摘要：本申请公开了一种待测数字滤波器测试方法及系统，该方法包括：利用预设软件生成码流数据；将码流数据输入码流处理装置，生成码流数字信号；将码流数字信号输入待测数字滤波器，以获取待测数字滤波器的测试结果；利用预设软件生成码流数据的过程，包括：生成一个理想信号；在理想信号中叠加模拟信号噪声，得到第一信号；在第一信号中叠加模数转换噪声，得到第二信号，作为码流数据。本申请通过预设软件生成模拟实际情况的码流数据，并将其通过码流处理装置生成码流数字信号，使得待测数字滤波器接收的信号接近真实信号，待测数字滤波器对该信号进行处理得到的测试结果，更贴近实际工作环境中的测试效果，具有更高的应用价值。
一种数字滤波器测试方法系统

[发明专利]一种IC时序验证方法及装置-CN202110583310.0在审
发明人：何贤赚;付超;周杨凡;王海宁;李婷;刘晓露 -专利权人：杭州万高科技股份有限公司
申请日： 2021-05-27 - 公布日： 2021-08-27 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种IC时序验证方法及装置，用户可以根据待测IC的不同类型及用户需求向处理装置发送不同的波形生成指令，使处理装置生成与波形生成指令对应的测试时序波形，然后判断待测IC基于测试时序波形生成的待测时序波形与期望时序波形是否相同，以判断待测IC是否满足用户的设计需求。由于处理装置生成测试时序波形时不受电路结构的限制，可以生成任意类型的测试时序波形，以满足不同的检验需求，在研发设计师研发出新的待测IC时，可以直接生成与待测IC对应的测试时序波形以对待测IC进行测试，不需要开发一个配套的与待测IC对应的检测装置，提高了对待测IC进行验证的效率。
一种 ic 时序验证方法装置

[实用新型]一种主控芯片控制装置以及计算机设备-CN202022932182.X有效
发明人：刘晓露;夏军虎;陈波;黄苏芳;周杨凡 -专利权人：杭州万高科技股份有限公司
申请日： 2020-12-09 - 公布日： 2021-06-11 - 主分类号： G06F11/07 文献下载
摘要：本实用新型公开了一种主控芯片控制装置以及计算机设备。主控芯片控制装置包括：数量大于1的看门狗电路；与看门狗电路连接的，用于向看门狗电路传输时钟信号的时钟电路；与主控芯片以及看门狗电路分别连接的，用于响应看门狗电路的复位信号，并根据复位信号对主控芯片进行复位的复位电路。本实用新型公开的主控芯片控制装置能够相对确保主控芯片运行时的稳定性。此外，本实用新型还提供一种计算机设备，有益效果同上所述。
一种主控芯片控制装置以及计算机设备

[发明专利]一种芯片IO数据的处理方法及一种芯片-CN201910027162.7在审
发明人：黄苏芳;吴博强;李婷;周杨凡;付超 -专利权人：杭州万高科技股份有限公司
申请日： 2019-01-11 - 公布日： 2019-04-26 - 主分类号： G06F13/38 文献下载
摘要：本申请提供一种芯片IO数据的处理方法，所述芯片包括UART模式和SPI模式，该处理方法包括：当接收到IO数据时，判断所述IO数据是否包括预设特定数据；若是，所述芯片维持预设模式不变并处理所述IO数据；所述预设模式为所述UART模式和所述SPI模式中任一模式；若否，所述芯片从所述预设模式切换至另一模式处理所述IO数据。通过在芯片分别内置UART模块和SPI模块，通过在芯片上电后根据接收到的IO数据识别相应的模式，从而无需使用2颗不同通讯接口的芯片，更易满足当下市场需求，方便计量芯片的库存管理，降低备货成本和管理成本。本申请还提供一种芯片，具有上述有益效果。
芯片预设模式管理成本计量芯片库存管理模式处理市场需求通讯接口内置上电预设申请

[发明专利]一种闹钟走时方法、系统、设备及计算机存储介质-CN201810185682.6在审
发明人：李婷;黄苏芳;韩坚炯;李晓;周杨凡;付超 -专利权人：杭州万高科技股份有限公司
申请日： 2018-03-07 - 公布日： 2018-07-31 - 主分类号： G06F1/04 文献下载
摘要：本发明公开了一种闹钟走时方法、系统、设备及计算机存储介质，应用于集成芯片中，其中该方法包括：判断当前时刻与预设的闹钟时刻的年月日时分是否对应相等，若是，则计算当前时刻与闹钟时刻间的毫秒时差，将毫秒时差设为毫秒级中断时长；当时间进行到当前时刻的毫秒时差之后时，触发毫秒级中断时长对应的中断，以示时间进行到闹钟时刻，并清除毫秒级中断对应的中断标志。本发明公开的一种闹钟走时方法通过集成芯片的毫秒中断功能实现了将集成芯片的闹钟精确到毫秒级，与现有技术相比，在一定程度上提高了集成芯片闹钟走时的精准性。本发明公开的一种闹钟走时系统、设备及计算机存储介质也解决了相应技术问题。
闹钟集成芯片计算机存储介质闹钟时刻时差中断时长中断标志中断功能走时系统触发预设相等应用

[发明专利]一种时钟走时系统、方法、设备及计算机存储介质-CN201810185685.X在审
发明人：石爱国;李婷;黄苏芳;韩坚炯;李晓;周杨凡;付超 -专利权人：杭州先锋电子技术股份有限公司
申请日： 2018-03-07 - 公布日： 2018-07-20 - 主分类号： G06F1/14 文献下载
摘要：本发明公开了一种时钟走时系统、方法、设备及计算机存储介质，应用于集成芯片中，其中该系统包括：MCU、RTC、毫秒级定时器；MCU，用于设置RTC的中断模式为分钟中断；RTC，用于进入中断时，清除自身生成的中断标志，并清除毫秒级定时器记录的时长；其中，毫秒级定时器的走时单位为毫秒，且毫秒级定时器所能记录的最大时长为大于等于1分钟的时长。与现有技术相比，本发明公开的一种走时系统能够将时间精确到毫秒，走时更加精准，在一定程度上解决了如何提高集成芯片的走时精准性的技术问题。本发明公开的一种时钟走时方法、设备及计算机存储介质也解决了相应技术问题。
计算机存储介质定时器走时系统集成芯片时长定时器记录中断中断标志中断模式最大时长记录应用

1
2
下一页»
尾页
共 18 条