“吉村尚”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果43个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置以及半导体装置的制造方法-CN201580002976.5有效
发明人：胁本博树;泷下博;吉村尚;田村隆博;小野泽勇一 -专利权人：富士电机株式会社
申请日： 2015-08-13 - 公布日： 2019-03-08 - 主分类号： H01L29/861 文献下载
摘要：提供一种半导体装置，具备：n型的半导体基板；p型的阳极区，形成在半导体基板的正面侧；n型的场停止区，在半导体基板的背面侧以质子作为施主而形成；以及n型的阴极区，形成在比场停止区更靠近半导体基板的背面侧的位置，场停止区中的深度方向的施主的浓度分布具有第一峰值和第二峰值，第二峰值比第一峰值更靠近半导体基板的背面侧，并且第二峰值的浓度比第一峰值更低，阳极区与阴极区之间的至少一部分区域中的载流子寿命比阳极区和阴极区中的任一载流子寿命更长。
半导体装置以及制造方法

[发明专利]半导体器件以及用于制造半导体器件的方法-CN201410809118.9有效
发明人：根本道生;吉村尚 -专利权人：富士电机株式会社
申请日： 2010-11-02 - 公布日： 2018-08-31 - 主分类号： H01L29/739 文献下载
摘要：在n‑漂移层(1)的一个主表面上形成p阳极层(2)。在n‑漂移层(1)的另一主表面上形成杂质浓度大于n‑漂移层(1)的n+阴极层(3)。在p阳极层(2)的表面上形成阳极电极(4)。在n+阴极层(3)的表面上形成阴极电极(5)。在n‑漂移层(1)中形成净掺杂浓度大于晶片的体杂质浓度且小于n+阴极层(3)的体杂质浓度的n型宽缓冲区(6)。n‑漂移层(1)的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0≤0.25V0。宽缓冲区(6)的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。
半导体器件以及用于制造方法

[发明专利]半导体装置-CN201480007500.6有效
发明人：小野泽勇一;吉村尚;泷下博 -专利权人：富士电机株式会社
申请日： 2014-03-18 - 公布日： 2018-04-20 - 主分类号： H01L29/861 文献下载
摘要：在n‑半导体基板的背面的表面层，从活性区域(10)到边缘终端结构部(11)设置有n+阴极层(4)。在n+阴极层(4)的整个表面设置有阴极电极(7)。在n‑漂移区域(1)内部的n+阴极层(4)侧，从活性区域(10)到边缘终端结构部(11)设置有n缓冲层(5)。在n‑漂移区域(1)内部的n+阴极层(4)侧，在距离基板背面比n+阴极层(4)要深的位置设置有浮空的p埋层(6)。p埋层(6)在与n+阴极层(4)相接的规定范围内均匀地进行设置。p埋层(6)的端部(6a)位于n‑半导体基板的侧面(1a)的内侧。由此，能够提供可实现软恢复化，且反向恢复容限较大的半导体装置。
半导体装置

[发明专利]半导体装置的制造方法-CN201380005484.2有效
发明人：宫崎正行;吉村尚;泷下博;栗林秀直 -专利权人：富士电机株式会社
申请日： 2013-03-29 - 公布日： 2017-11-17 - 主分类号： H01L21/336 文献下载
摘要：在成为n‑漂移层的半导体基板的内部，在背面侧的表面层设置p+集极层，在比背面侧的p+集极层更深的区域设置由多个n+层构成的n+场停止层。在半导体基板的正面形成正面元件构造后，在半导体基板的背面，通过与形成n+场停止层的深度对应的加速电压来进行质子照射(步骤S5)。接着，利用第一退火在与质子照射对应的退火温度下使质子施主化而形成场停止层(步骤S6)。通过利用适于多次质子照射条件的退火条件进行退火，能够使通过各质子照射形成的各结晶缺陷恢复而形成多个高载流子浓度的区域。另外，能够改善漏电流增加等的电特性不良。
半导体装置制造方法

[发明专利]半导体装置的制造方法-CN201380005432.5有效
发明人：宫崎正行;吉村尚;泷下博;栗林秀直 -专利权人：富士电机株式会社
申请日： 2013-03-29 - 公布日： 2017-09-08 - 主分类号： H01L29/739 文献下载
摘要：在作为n‑漂移层的半导体基板的内部，在背面侧的表面层设置有p+集电极层，在比背面侧的p+集电极层深的区域设置有n+电场终止层。集电极与p+集电极层相接。形成p+集电极层和n+电场终止层时，在半导体基板的背面离子注入杂质离子(步骤S5)。接下来，通过第一退火使杂质离子活性化，形成p+集电极层(步骤S6)。接下来，对半导体基板的背面进行质子照射(步骤S7)。接下来，通过第二退火使质子施主化，形成电场终止层(步骤S8)。第一退火是在比第二退火高的退火温度下进行。之后，在半导体基板的背面形成集电极(步骤S9)。由此，能够避免电特性不良的产生。
半导体装置制造方法

[发明专利]半导体装置的制造方法-CN201380005459.4有效
发明人：小林勇介;吉村尚 -专利权人：富士电机株式会社
申请日： 2013-03-18 - 公布日： 2017-06-30 - 主分类号： H01L21/265 文献下载
摘要：本发明的半导体装置的制造方法包括注入工序，从第一导电型的半导体基板(101)的背面进行质子注入；和形成工序，在注入工序后，通过在退火炉中对半导体基板(101)进行退火处理，从而形成比半导体基板(101)具有更高的杂质浓度的第一导电型的第一半导体区域(101a)，形成工序在使退火炉处于氢气氛，并将氢的容积浓度为6％～30％的条件下进行。由此，在通过质子注入而进行的施主生成中能够实现晶体缺陷降低。另外，能够提高施主化率。
半导体装置制造方法

[发明专利]半导体装置及半导体装置的制造方法-CN201280056224.3有效
发明人： 吉村尚;宫崎正行;泷下博;栗林秀直 -专利权人：富士电机株式会社
申请日： 2012-12-28 - 公布日： 2017-06-23 - 主分类号： H01L29/861 文献下载
摘要：通过质子注入(13)在n‑型半导体基板(1)的内部引入氢原子(14)和结晶缺陷(15)。在质子注入(13)之前或质子注入(13)之后通过电子射线照射(11)，在n‑型半导体基板(1)的内部产生结晶缺陷(15)。然后，进行用于施主生成的热处理。通过将用于生成施主的热处理中的结晶缺陷(12、15)的量控制为最优，从而能够提高施主生成率。并且，通过在用于生成施主的热处理结束的时刻，使利用电子射线照射(11)和质子注入(13)而形成的结晶缺陷(12、15)恢复并控制为适当的结晶缺陷量，从而能够实现耐压的提高以及漏电流的降低等。
半导体装置制造方法

[发明专利]半导体装置及其制造方法-CN201380004323.1有效
发明人：宫崎正行;吉村尚;泷下博;栗林秀直 -专利权人：富士电机株式会社
申请日： 2013-01-18 - 公布日： 2017-02-22 - 主分类号： H01L29/739 文献下载
摘要：质子注入(16)之后，通过炉退火处理形成氢致施主，从而形成n型电场终止层(3)，进一步通过激光退火处理减少生成于质子通过区域(14)的无序，从而形成n型无序减少区域(18)。如此，本发明能够提供形成基于质子注入(16)的n型电场终止层(3)和n型无序减少区域(18)，导通电阻低且能够改善漏电流等电特性的稳定、低廉的半导体装置及其制造方法。
半导体装置及其制造方法

[发明专利]半导体装置的制造方法-CN201380005366.1有效
发明人：小林勇介;吉村尚 -专利权人：富士电机株式会社
申请日： 2013-03-14 - 公布日： 2016-11-09 - 主分类号： H01L21/265 文献下载
摘要：本发明的半导体装置的制造方法，包含：从第一导电型的半导体基板(101)的背面进行质子注入的注入工序；在注入工序后，通过在炉中对半导体基板(101)进行退火处理，形成具有比半导体基板(101)高的杂质浓度的第一导电型的第一半导体区域(101a)的形成工序，形成工序在将炉内设成氢气氛、将炉退火的氢的容积浓度设为0.5％以上且小于4.65％的条件下进行。由此，对于利用质子注入进行的施主生成，能够实现结晶缺陷减少。另外，能够提高施主化率。
半导体装置制造方法

[发明专利]半导体装置-CN201380019387.9有效
发明人：小野泽勇一;高桥英纪;吉村尚 -专利权人：富士电机株式会社
申请日： 2013-10-11 - 公布日： 2014-12-17 - 主分类号： H01L29/78 文献下载
摘要：本发明通过提供一种半导体装置，从而能够以较少的工艺工序数目的增加来抑制成本增加、合格率降低，并且改善导通特性，所述半导体装置的特征在于，具备：沿第一沟槽(21)的一侧的侧壁而设置在第一绝缘膜的内侧，并且设置在第二沟槽(40)的内部的第一栅电极(22a)；沿第一沟槽(21)的另一侧的侧壁设置在第二绝缘膜的内侧，并且设置在第三沟槽(50)的内部的屏蔽电极(22b)；通过延长第二沟槽(40)，一部分被设置在第一栅电极(22a)上，并与第一栅电极(22a)连接的栅极浇道；通过延长第三沟槽(50)，一部分被设置在屏蔽电极(22b)上，并与屏蔽电极(22b)连接的发射极多晶硅层(25a)。
半导体装置

[发明专利]半导体装置和半导体装置的制造方法-CN201280056282.6有效
发明人：泷下博;吉村尚;宫崎正行;林秀直 -专利权人：富士电机株式会社
申请日： 2012-12-14 - 公布日： 2014-07-23 - 主分类号： H01L29/739 文献下载
摘要：从作为n^-漂移层的n型半导体基板的背面重复进行多次质子照射，在n^-漂移层的基板背面侧的内部，形成电阻比n型半导体基板低的n型FS层。进行用于形成该n型FS层的多次质子照射时，为了补偿前次的质子照射中残留的无序(7)所导致的迁移率降低，进行下次的质子照射。此时，对于第二次之后的质子照射，以利用其前一次的质子照射形成的无序(7)的位置为目标进行质子照射。由此，即使在质子照射和热处理后，也能够形成无序(7)也少、能够抑制漏电流的增加等的特性不良的产生、并且具有高浓度的氢相关施主层的n型FS层。
半导体装置制造方法

[发明专利]半导体装置及半导体装置的制造方法-CN201280023905.X有效
发明人： 吉村尚;栗林秀直;小野泽勇一;仲野逸人;尾崎大辅 -专利权人：富士电机株式会社
申请日： 2012-05-18 - 公布日： 2014-01-22 - 主分类号： H01L29/739 文献下载
摘要：n型FS层（14）具有使在施加额定电压时扩散的耗尽层停止于n型FS层（14）内部的总杂质量，并具有n-型漂移层（1）的总杂质量。此外，n型FS层（14）具有如下的浓度梯度，即n型FS层（14）的杂质浓度从p+型集电极层（15）向p型基极层（5）减少，且其扩散深度为大于或等于20μm。并且，在n型FS层（14）与p+型集电极层（15）之间包括n+型缓冲层（13），该n+型缓冲层（13）的峰值杂质浓度比n型FS层（14）的峰值杂质浓度要高，为大于或等于6×1015cm-3，且小于或等于p+型集电极层（15）的峰值杂质浓度的十分之一。因此，能够提供一种场阻断（FS）绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。
半导体装置制造方法

[发明专利]半导体器件以及用于制造半导体器件的方法-CN201080049553.6有效
发明人：根本道生;吉村尚 -专利权人：富士电机株式会社
申请日： 2010-11-02 - 公布日： 2012-09-19 - 主分类号： H01L29/861 文献下载
摘要：在n-漂移层(1)的一个主表面上形成p阳极层(2)。在n-漂移层(1)的另一主表面上形成杂质浓度大于n-漂移层(1)的n+阴极层(3)。在p阳极层(2)的表面上形成阳极电极(4)。在n+阴极层(3)的表面上形成阴极电极(5)。在n-漂移层(1)中形成净掺杂浓度大于晶片的体杂质浓度且小于n+阴极层(3)的体杂质浓度的n型宽缓冲区(6)。n-漂移层(1)的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0≤0.25V0。宽缓冲区(6)的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。
半导体器件以及用于制造方法

首页
«上一页
1
2
3
共 43 条