“叶笑春”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果136个，建议您升级VIP下载更多相关专利

[发明专利]一种独立于操作系统的计算机系统内存检测方法及系统-CN202110608493.7有效
发明人：王潇南;郝沁汾;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-06-01 - 公布日： 2023-10-20 - 主分类号： G06F11/07 文献下载
摘要：本发明提出一种独立于操作系统的计算机系统内存检测方法及系统，通过JTAG设备将本发明的内存检测程序写入到计算机系统内存，即可使其运行在计算机系统启动初期，即在计算机系统固化代码段执行结束，初始化基本硬件后在bootloader运行之前；通过对内存的写0、写1以及写入经过处理的地址值并进行回读的三种方式对内存进行循环多次检测。本发明提供的内存检测方法可以应用于计算机操作系统无法工作或无操作系统的场景，并且能够快速准确的检测出内存设备本身是否存在地址线和数据线连接问题，以及可以检测出内存设备的地址线和数据线恒0、恒1以及短路的问题。
一种立于操作系统计算机系统内存检测方法系统

[发明专利]一种面向图神经网络应用的片上存储系统及方法-CN202010395809.4有效
发明人：严明玉;李涵;叶笑春;曹华伟;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2020-05-12 - 公布日： 2023-09-26 - 主分类号： G06F16/903 文献下载
摘要：本发明提出一种面向图神经网络应用的片上存储系统及方法，包括：步骤1，根据处理单元对图神经网络模型中向量数据的访存请求，判断在片上存储系统的第一级CAM结构中是否有于该访存请求对应的查询结果，若有则执行步骤2，否则判断在片上存储系统的第二级CAM结构中是否有于该访存请求对应的查询结果，若有则执行步骤2，否则根据所需的向量数据批量对片外存储器发起片外访存请求，并替换片上存储内的指定向量数据；步骤2，根据该查询结果，得到对应的SPM索引标记，利用该SPM索引标记中的Sector Index字段以向量方式访问SPM中的相应向量数据，并将该相应数据返回给处理单元。本发明能有效提升面向图神经网络应用的片上存储系统的利用率和访存通量。
一种面向神经网络应用存储系统方法

[发明专利]带宽控制单元、处理器芯片以及访存流量控制方法-CN202210230341.2有效
发明人：李文明;安述倩;吴海彬;刘艳欢;张昆明;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2022-03-10 - 公布日： 2023-08-08 - 主分类号： G06F1/3234 文献下载
摘要：提供一种带宽控制单元，其用于包括多个数据处理单元的处理器芯片，所述多个数据处理单元通过总线对存储器进行访问，所述存储器包括优先级管理单元，所述带宽控制单元包括：第一温度判断模块，其用于接收所述多个数据处理单元的温度值，以及将所述温度值分别与相应的数据处理单元的温度阈值进行比较，并输出第一比较结果；以及优先级处理模块，其用于接收所述第一比较结果，以及根据所述第一比较结果调整所述多个数据处理单元中的一个或者多个的访存优先级；其中，所述优先级处理模块将调整后的访存优先级输出至所述存储器的优先级管理单元，以控制所述多个数据处理单元访存所述存储器的带宽。
带宽控制单元处理器芯片以及流量方法

[发明专利]基于先进封装技术的多CPU共封架构下高速缓存的动态扩容方法及系统-CN202110622895.2有效
发明人：李晓霖;郝沁汾;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-06-04 - 公布日： 2023-08-01 - 主分类号： G06F30/32 文献下载
摘要：本发明提出一种基于先进封装技术的多CPU共封架构下高速缓存的动态扩容方法及系统，目的是解决扩大高速缓存带来的CPU芯片投片成本增加和封装困难的问题，提出了一种新的可动态扩展容量的CPU高速缓存结构设计。在该结构中，通过设计不同CPU间高速缓存的交互机制，并借助封装技术，使CPU自身片内的高速缓存可以访问同类CPU片内的高速缓存，从而达到可动态扩展CPU片内高速缓存容量的目的，实现多CPU间的高速缓存共享。
基于先进封装技术 cpu 架构高速缓存动态扩容方法系统

[发明专利]用于双时钟架构的超导RSFQ电路布局方法-CN202110442343.3有效
发明人：黄俊英;张阔中;叶笑春;张志敏;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-04-23 - 公布日： 2023-07-21 - 主分类号： G06F30/392 文献下载
摘要：提供一种用于双时钟架构的超导RSFQ电路的布局方法，所述电路中除输入IO以及输出IO之外的逻辑单元总数为N，布局所述电路的芯片的宽高比为α，所述布局方法包括：基于逻辑深度对N个逻辑单元进行初始布局，包括：计算布局列的参考高度从逻辑深度为1开始依次布置逻辑单元，使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置，且每一列的高度不大于H0，不同的逻辑深度从新的一列开始布置；将单元数小于H0的列依序进行合并，且合并后的列的高度不大于H0；以及移除空的列，并输出N个逻辑单元在芯片上的初始坐标以及可布局的列；基于模拟退火布局框架对初始布局进行扰动和优化。
用于时钟架构超导 rsfq 电路布局方法

[发明专利]基于数据流结构的低精度神经网络计算装置及加速方法-CN202110676008.X有效
发明人：范志华;吴欣欣;王珎;李文明;安学军;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-06-18 - 公布日： 2023-07-21 - 主分类号： G06N3/0464 文献下载
摘要：本发明提供一种基于数据流结构的低精度神经网络计算装置，包括输入缓存区，输出缓存区、权重缓存区以及PE阵列，其中，PE阵列中的每个PE包括乘加部件，所述乘加部件以SIMD方式进行乘加运算。本发明还提供一种基于上述装置的低精度神经网络加速方法。本发明节省了计算资源，减少了访存带来的开销。
基于数据流结构精度神经网络计算装置加速方法

[发明专利]生成多扇出信号的方法、计算机可读存储介质和电子设备-CN202010709748.4有效
发明人：付荣亮;黄俊英;张阔中;唐光明;叶笑春;范东睿;张志敏 -专利权人：中国科学院计算技术研究所
申请日： 2020-07-22 - 公布日： 2023-07-21 - 主分类号： G06F30/337 文献下载
摘要：提供一种生成多扇出信号的方法、计算机可读存储介质和电子设备，其中N是扇出信号的数量，N个扇出信号的每一个与从信号源点到信号端点所经过的由SPL构成的分支路径相对应，所述由SPL构成的分支路径构成SPL树，该方法包括：根据N计算最少的SPL的数量Y；根据最少的SPL的数量Y选择不同的树结构；根据树结构确定多扇出信号的由SPL构成的分支路径；其中最少的SPL的数量Y根据以下公式计算：以及，所述SPL中，至多有一个SPL2，其余均为SPL3。
生成多扇出信号方法计算机可读存储介质电子设备

[发明专利]基于数据流架构的稀疏卷积神经网络加速方法及系统-CN202010719417.9有效
发明人：吴欣欣;范志华;轩伟;李文明;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2020-07-23 - 公布日： 2023-06-27 - 主分类号： G06F9/30 文献下载
摘要：本发明提出一种基于数据流架构的稀疏卷积神经网络加速方法及系统。针对稀疏卷积应用，使用软件方式设计了一套指令共享检测装置和稀疏卷积加速方法。通过对编译器生成的指令进行检测和对比，标记所有指令中指令内容完全相同的指令，将这些指令的地址设置为相同的地址，实现稀疏卷积中指令共享，从而减少了指令加载对内存的访问，提升了稀疏卷积运行的时间。
基于数据流架构稀疏卷积神经网络加速方法系统

[发明专利]一种数据流架构中循环程序执行的方法及系统-CN202110267893.6有效
发明人：李文明;叶笑春 -专利权人：北京睿芯数据流科技有限公司
申请日： 2021-03-12 - 公布日： 2023-06-27 - 主分类号： G06F9/30 文献下载
摘要：本发明公开一种数据流架构中循环程序执行的方法及系统，其中系统包括PE阵列、主处理器、控制模块和存储模块，其中，PE阵列包含多个PE，每个PE包括计算部件、控制器模块、缓存模块、转移历史表和路由器，其中：控制器模块分别与计算部件和缓存模块数据连接，用于接收和发送控制信号；缓存模块还分别与计算部件及路由器数据连接；转移历史表分别与计算部件和路由器数据连接，用于预测是否执行跳转；路由器，用于接收数据并根据转移历史表的记录转发数据；其中，转移历史表包括：指令编号、目的PE编号和有效位。
一种数据流架构循环程序执行方法系统

[发明专利]粗粒度可重构阵列数据流处理器的高效执行方法及系统-CN202310159302.2在审
发明人：汤胜中;范志华;李文明;安学军;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2023-02-14 - 公布日： 2023-06-23 - 主分类号： G06F15/78 文献下载
摘要：本发明提出一种粗粒度可重构阵列数据流处理器的高效执行方法和系统，包括：待执行程序的有向数据流图中节点为代码段，连线为节点间依赖关系；粗粒度可重构阵列数据流处理器的PE从全局缓存中加载每个节点的配置信息、操作指令和操作数；调度前继依赖已满足的节点作为当前节点开始执行，并将当前节点的代码段分为多个执行阶段；调度当前节点的下个循环开始执行，执行时监测当前节点的下个阶段对应的粗粒度可重构阵列数据流处理器部件已经空闲，则当前节点进入下一个执行阶段，并用粗粒度可重构阵列数据流处理器部件执行其下一个执行阶段；运行完有向数据流图中所有节点的循环后，从粗粒度可重构阵列数据流处理器的全局缓存中输出当前运行结果。
粒度可重构阵列数据流处理器高效执行方法系统

[发明专利]一种用于数据流架构的计算设备中的路由方法-CN202210461301.9有效
发明人：吴萌;李易;安述倩;李文明;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2022-04-28 - 公布日： 2023-06-02 - 主分类号： H04L45/16 文献下载
摘要：本发明提供了一种用于数据流架构的计算设备中的路由方法，计算设备包括多个处理单元和多个路由节点，每个处理单元直接连接一个路由节点并且被关联为该路由节点对应的本地处理单元，多个路由节点之间相互连接，方法包括：在每个路由节点，获取各方向发往本地处理单元的数据并为其中每个方向发来的数据分别维护相应的缓存队列，缓存队列为阻塞队列；在每个路由节点，确定各方向发往本地处理单元的数据对应的缓存队列中处于队列头部的数据包的供数优先级，以及根据供数优先级选择将多个队列中的一个队列的头部的数据包发送给本地处理单元，供数优先级与本地处理单元中需要该头部数据包中操作数的指令距离转为就绪状态还需到达的操作数个数相关。
一种用于数据流架构计算设备中的路由方法

[发明专利]一种超导并行寄存器堆装置-CN202010876462.5有效
发明人：张志敏;唐光明;张阔中;黄俊英;付荣亮;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2020-08-27 - 公布日： 2023-06-02 - 主分类号： G06F9/30 文献下载
摘要：提供一种超导并行寄存器堆装置，该装置包括N个寄存器组，其中N为大于等于2的整数，该N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；其中，该N个寄存器组的数据输入端连接在一起，该N个寄存器组的写地址输入端连接在一起，以及该N个寄存器组的写使能端连接在一起。
一种超导并行寄存器装置

[发明专利]一种加速安全散列算法的加速器-CN202010474004.9有效
发明人：范志华;吴欣欣;李文明;安学军;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2020-05-29 - 公布日： 2023-06-02 - 主分类号： G06Q20/06 文献下载
摘要：本发明提供一种加速安全散列算法的加速器，包括：存储模块、PE运算模块、任务划分模块、算法映射模块。本发明相比于现有技术，首先可以降低计算的时间开销，提高计算性能；其次，可以降低计算带来的功耗开销；此外，本发明可以实现安全散列函数的高通量计算，显著提高哈希率，使用本发明设计的计算机系统具有良好的可扩展性和兼容性。
一种加速安全算法加速器

[发明专利]一种基于数据流架构的深度可分离卷积融合方法及系统-CN202110522385.8有效
发明人：刘天雨;吴欣欣;范志华;李文明;叶笑春;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2021-05-13 - 公布日： 2023-05-23 - 主分类号： G06N3/082 文献下载
摘要：本发明提出一种基于数据流架构的深度可分离卷积融合方法和系统，包括：将输入图像数据、卷积参数从主存DRAM搬运到数据缓存SPM；PE阵列通过从数据缓存SPM中读取该输入图像数据、卷积参数，以执行DW卷积，并将得到的DW卷积结果存储在PE内的寄存器中；PE阵列对寄存器中DW卷积结果进行激活计算得到该输入图像数据的初步结果Act_out，将该初步结果Act_out写回数据缓存SPM后，进一步存回主存；PE阵列通过从数据缓存SPM中读取初步结果Act_out与卷积参数，执行PW卷积得到最终结果Output；将最终结果Output写回数据缓存SPM后，进一步存回主存DRAM。本发明减少了数据的存储与访问带来的开销，使得深度可分离式卷积计算在数据流架构上的计算实现加速。
一种基于数据流架构深度可分离卷积融合方法系统

[发明专利]生成面向超导RSFQ电路的多扇出时钟信号的方法-CN202010703091.0有效
发明人：黄俊英;付荣亮;张阔中;叶笑春;张志敏;范东睿 -专利权人：中国科学院计算技术研究所
申请日： 2020-07-21 - 公布日： 2023-04-28 - 主分类号： G06F30/337 文献下载
摘要：提供一种生成面向超导RSFQ电路的多扇出时钟信号的方法，其中N是扇出时钟信号的数量，N个扇出时钟信号的每一个与从时钟源点到时钟端点所经过的由SPL构成的分支路径相对应，由SPL构成的分支路径构成SPL树，所述方法包括：建立高度P为1的SPL树，将其存入集合R；根据N计算SPL树的最大高度Pmax；自底向上逐层建立SPL树，每次迭代P增加1，直到PPmax，并将所得到的SPL树存入集合R中；选择所述集合R中叶节点数为N的树构成最优解；根据所述最优解确定多扇出时钟信号的由SPL构成的分支路径；其中，高度为P的树是由所述集合R中高度为P‑1的子树组成的。
生成面向超导 rsfq 电路多扇出时钟信号方法

1
2
3
4
5
6
7
8
9
10
下一页»
尾页
共 136 条