|
|
钻瓜专利网为您找到相关结果 18个，建议您 升级VIP下载更多相关专利
- [发明专利]多芯片集成方法及结构-CN202310369327.5有效
-
华菲;赵作明
-
北京华封集芯电子有限公司
-
2023-04-10
-
2023-09-01
-
H01L23/367
- 本发明实施例提供一种多芯片集成方法及结构，属于芯片技术领域。所述方法包括：制备第一组芯片堆叠结构和第二组芯片堆叠结构，且每组芯片堆叠结构包括散热板以及背面向下固定在该散热板上的若干裸芯片；制备基板，该基板具有各自设置有连接点且互为相对面的第一表面和第二表面；以及通过将相应芯片堆叠结构中的裸芯片的正面连接点与所述基板的相应表面的连接点相键合，来将所述第一组芯片堆叠结构和所述第二组芯片堆叠结构分别贴装在所述第一表面和所述第二表面，以形成多芯片集成结构。本发明实施例使得每一芯片堆叠结构都可以通过自带的散热板来散热，能够满足高性能、高功耗和高频的集成芯片的散热要求。
- 芯片集成方法结构
- [发明专利]一种芯片及芯片的设计方法-CN202310369319.0在审
-
赵旭东;华菲;赵作明
-
北京华封集芯电子有限公司
-
2023-04-10
-
2023-05-09
-
H01L21/768
- 本发明实施例提供一种芯片及芯片的设计方法，该芯片包括：基底层（101）；设置在所述基底层（101）上的金属层（102），所述金属层（102）至少包括表层金属（105）和底层金属（106）；设置在所述表层金属（105）上的多个连接点（103）；以及设置在所述底层金属（106）上且与部分连接点（103）一一对应连通的管脚井（104），且所述管脚井（104）包括多个依次纵向连通的管脚（107）。本发明通过设置管脚井，有效减小了芯片向外传输信号的距离，提供了一个信号传输的高速通道，在集成多个芯片时可以有效地传输高速信号。
- 一种芯片设计方法
- [发明专利]芯片制备方法及芯片结构-CN202310369320.3在审
-
华菲;赵作明
-
北京华封集芯电子有限公司
-
2023-04-10
-
2023-05-09
-
H01L23/373
- 本发明实施例提供一种芯片制备方法及芯片结构，属于芯片技术领域。所述芯片制备方法包括：提供散热板和至少两组芯片单元，散热板表面通过界面散热材料层形成芯片固定区域，而每组芯片单元包括至少两个裸芯片，且每组芯片单元对应于一个单颗芯片产品；以及针对各组芯片单元，将其包括的全部裸芯片背面向下以通过所述界面散热材料层固定在所述散热板表面的所述芯片固定区域，再进行芯片封装，以得到固定于同一散热板且对应于至少两个单颗芯片产品的芯片结构。本发明实施例先提供散热板，再将多组芯片单元中的裸芯片固定于散热板上以进行芯片封装，故而一方面扩大了散热板与裸芯片的界面散热材料范围，另一方面优化了芯片制备工序。
- 芯片制备方法结构
- [发明专利]单颗芯片的制备方法及芯片结构-CN202310369308.2在审
-
赵作明;华菲
-
北京华封集芯电子有限公司
-
2023-04-10
-
2023-05-09
-
H01L23/373
- 本发明实施例提供一种单颗芯片的制备方法及芯片结构，属于芯片技术领域。所述制备方法包括：提供至少两个裸芯片和散热板；将至少两个裸芯片背面向下以通过界面散热材料层固定在散热板表面的芯片固定区域；通过连接芯片倒装键合至少两个裸芯片的第二组凸点，以形成第一芯片框架；对第一芯片框架进行底部填充；将至少两个裸芯片的第一组凸点倒装贴片至基板的上表面，以形成第二芯片框架；对第二芯片框架进行底部填充；以及在所述基板的下表面制作触点阵列封装，以得到单颗芯片。本发明针对单颗芯片进行设计，避免了大面积制备中芯片移位对芯片键合精度的影响，以及简化了压模、RDL添加、切割等工序。
- 芯片制备方法结构
- [发明专利]芯片封装方法及芯片封装结构-CN202310369322.2在审
-
华菲;赵作明;刘志煌
-
北京华封集芯电子有限公司
-
2023-04-10
-
2023-05-09
-
H01L21/56
- 本发明实施例提供一种芯片封装方法及芯片封装结构，属于芯片技术领域。所述芯片封装方法包括：制备初始芯片结构，该初始芯片结构包括依次堆叠的RDL、芯片层及凸点阵列层，其中芯片层包括至少一个第一芯片单元，其包括第一裸芯片及分布在其两侧的连接结构；提供至少一个第二芯片单元，其中每一第二芯片单元与一个第一芯片单元相对应，且包括第二裸芯片；将第二裸芯片以面对面直接互连的方式倒装贴片至相对应的第一芯片单元的凸点阵列层；切割出相对应的每组第一和第二芯片单元以作为单颗芯片结构，并贴装散热片和制备焊球。本发明通过第二裸芯片与第一裸芯片和连接结构之间的面对面直接互连方式，实现了两个裸芯片之间基于最短导线的高速连接。
- 芯片封装方法结构
- [发明专利]多芯片集成方法及结构-CN202310369325.6在审
-
华菲;赵作明
-
北京华封集芯电子有限公司
-
2023-04-10
-
2023-05-09
-
H01L21/48
- 本发明实施例提供一种多芯片集成方法及结构，属于芯片技术领域。所述方法包括：提供中间部分具有空洞的回形基板；将第一组裸芯片中的各个裸芯片的正面的一部分连接点倒装键合至基板的第一面，且另一部分连接点悬空于所述空洞中；将第二组裸芯片置于所述空洞中，且使得其各个裸芯片的正面连接点以面对面直接互联的方式倒装键合至所述第一组裸芯片中的各个裸芯片各自所悬空的部分连接点；贴装散热片及制备焊球。本发明利用具有空洞的回形基板，将多个裸芯片通过面对面直接互联方式连接为一个大的单颗芯片，既以较低成本提高了芯片的集成密度，又提供不同芯片的连接与散热。
- 芯片集成方法结构
- [发明专利]一种基于中介层的封装-CN202211257968.3在审
-
赵作明;华菲
-
北京华封集芯电子有限公司
-
2022-10-14
-
2022-11-11
-
H01L23/13
- 本发明实施例提供一种基于中介层的封装，属于半导体封装领域。该封装至少包括：基板、中介层、第一芯片组及第二芯片组，第一芯片组及第二芯片组均包括至少一个芯片；中介层包括第一部分和第二部分；第一芯片组通过倒装连接于所述第一部分的一侧；第一部分的另一侧和第二部分层叠放置，限定出至少一个空间，空间用于容纳所述第二芯片组；空间的一侧为基板，所述第二芯片组通过倒装连接于所述基板；第一部分为板状体，第二部分包括多个柱状体，柱状体位于板状体的一个表面的周边，多个柱状体的截面面积之和小于板状体的表面的面积。该封装通过中介层的立体结构实现了芯片封装结构的小型化和大容量化。
- 一种基于中介封装
- [发明专利]一种基于中介层的封装及制作方法-CN202211258121.7在审
-
华菲;赵作明
-
北京华封集芯电子有限公司
-
2022-10-14
-
2022-11-11
-
H01L21/48
- 本发明实施例提供一种基于中介层的封装及制作方法，属于半导体封装领域。所述制作方法包括以下步骤：S1：形成载板；S2：添加剥离胶至所述载板的一侧；S3：在所述剥离胶上制备再分布导线层，包括：在所述剥离胶上依次形成种子导电层和介电层，所述导电层和介电层上设有电路图案；S4：填充电镀材料至所述介电层的空隙，形成导电连接层；S5：重复S3和S4，用于制备多层的再分布导线层；S6：将至少一个芯片通过倒装工艺连接于所述再分布导线层上；S7：通过塑模对所述芯片进行塑封压模和/或底部填充，用于包裹所述芯片与再分布导线层的连接；S8：去除载板并设置焊点，形成具有中介层的封装。该制作方法工艺简单、制作成本低。
- 一种基于中介封装制作方法
- [发明专利]3D封装结构及其制作方法-CN202211261019.2在审
-
华菲;赵作明
-
北京华封集芯电子有限公司
-
2022-10-14
-
2022-11-11
-
H01L23/538
- 本发明实施例提供一种3D封装结构及其制作方法，属于半导体封装技术领域。所述3D封装结构包括第一组芯片、第二组芯片、中介层结构以及外接点，其中，所述中介层结构包括线路板和侧壁支撑结构，所述线路板具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述线路板内的连接线布置，所述侧壁支撑结构位于所述第一表面，所述第一组芯片通过所述连接点连接所述第一表面，所述第二组芯片通过所述连接点连接所述第二表面，所述外接点通过所述侧壁支撑结构内的连接线连接，所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间根据所述中介层结构内的连接线进行通信。
- 封装结构及其制作方法
|
