“刘立筠”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[实用新型]高性能互连封装结构、模组及电子产品-CN202320234542.X有效
发明人：宁世朝;龙建飞;刘立筠;李源梁;白云芳 -专利权人：北京唯捷创芯精测科技有限责任公司
申请日： 2023-02-16 - 公布日： 2023-10-17 - 主分类号： H01L23/31 文献下载
摘要：本实用新型公开了一种高性能互连封装结构、模组及电子产品。该高性能互连封装结构包括基板、堆叠结构、互连结构、外芯片以及塑封体，堆叠结构包括第一芯片、第二芯片以及第三芯片，以及多根连接体，连接体的一端从塑封体暴露出来用于连接外芯片；第三芯片的一个表面粘贴在基板上，另一个表面形成有至少一根连接体；第二芯片的一个表面以错位的方式粘贴在第三芯片上，并且另一个表面形成有至少一根连接体；第一芯片的一个表面以错位的方式粘贴在第二芯片上，并且另一个表面形成有至少一根连接体。本实用新型的工艺简单,成本较低；利用金属焊线或金属柱实现芯片间的高性能互连，减小封装尺寸。
性能互连封装结构模组电子产品

[发明专利]嵌埋芯片的封装基板、模组、电子产品及制备方法-CN202310600856.1在审
发明人：朱龙秀;龙建飞;刘立筠;白云芳 -专利权人：唯捷创芯（天津）电子技术股份有限公司
申请日： 2023-05-25 - 公布日： 2023-09-15 - 主分类号： H03H9/05 文献下载
摘要：本发明公开了一种嵌埋芯片的封装基板、模组、电子产品及制备方法。该封装基板包括：基底；支撑部，支撑部位于基底之上，其高度大于芯片的高度，并支撑部具有空腔；支撑层，支撑层位于支撑部上端，并覆盖空腔，使空腔被基底、支撑部及支撑层围合为封闭空间，其中，芯片被固定于基底上且位于空腔内部，基底及支撑层上形成有导电图形和/或导电孔，并且在基底的下表面或支撑层的上表面设置有暴露的凸点，以与芯片形成电连接。本发明利用嵌埋芯片的封装基板，使得模组封装可利用传统制备步骤实现，节省封装成本；芯片在压合过程中不直接受压，故可避免芯片隐裂，提升可靠性；利用空腔结构提供很好的密封性，提高良品率。
芯片封装模组电子产品制备方法

[发明专利]一种电磁屏蔽结构、制备方法及电子设备-CN202310564902.7在审
发明人： 刘立筠;刘二微;白云芳 -专利权人：唯捷创芯（天津）电子技术股份有限公司
申请日： 2023-05-18 - 公布日： 2023-09-08 - 主分类号： H01L23/552 文献下载
摘要：本发明公开了一种电磁屏蔽结构、制备方法及电子设备。该电磁屏蔽结构包括：基板，所述基板上安装有电子器件；金属垫，形成于所述基板之上，位于所述电子器件外周；塑封层，覆盖所述电子器件且塑封于所述基板上；屏蔽层，覆盖所述塑封层；屏蔽线，底部通过所述金属垫连接于所述基板，顶部穿过所述塑封层连接所述屏蔽层。本发明通过预先在基板上设置金属垫后再设置屏蔽线，解决了屏蔽线对基板表面处理的特殊要求，并且拓展了基板的表面处理方式。此外，金属垫的印刷高度可调，可通过控制金属垫的印刷高度来控制屏蔽线的打线高度，降低封装冲线风险。
一种电磁屏蔽结构制备方法电子设备

[发明专利]一种滤波器封装结构及制备方法-CN202310600858.0在审
发明人： 刘立筠;朱龙秀;孟庆勇;白云芳 -专利权人：唯捷创芯（天津）电子技术股份有限公司
申请日： 2023-05-25 - 公布日： 2023-08-18 - 主分类号： H03H9/10 文献下载
摘要：本发明公开了一种滤波器封装结构及制备方法。该滤波器封装结构包括基板，基板的表面开设有预设大小的容纳槽；滤波器芯片，滤波器芯片的表面设有叉指换能器，滤波器芯片体贴装于基板的表面，以使滤波器芯片体的表面与基板的表面紧密贴合，并使叉指换能器容纳于容纳槽内；塑封层，塑封于基板的表面，以完全覆盖滤波器芯片。该滤波器封装结构通过在基板上开槽，以使得滤波器贴装在基板上后，叉指换能器能够恰好容置于基板的容纳槽内，在后续塑封过程中能够对叉指换能器进行有效保护，避免了聚合物薄膜坍塌的问题，提高了封装产品的可靠性；而且，省略了对叉指换能器的覆膜工艺，以及对滤波器芯片的覆膜工艺，从而极大地降低生产成本。
一种滤波器封装结构制备方法

[实用新型]晶圆级封装结构及其模组、电路板、电子设备-CN202320115067.4有效
发明人：龙建飞;宁世朝;刘立筠;白云芳 -专利权人：北京唯捷创芯精测科技有限责任公司
申请日： 2023-01-22 - 公布日： 2023-07-21 - 主分类号： H03H9/10 文献下载
摘要：本实用新型公开了一种晶圆级封装结构及其模组、电路板、电子设备。该晶圆级封装结构包括：芯片体，具有电极面和与电极面相对的安装面，安装面上设有焊料，连接器，位于电极面上，并且围合形成空腔，多个电极，位于在空腔内的电极面上，封盖，覆盖连接器以及空腔，使得封盖、连接器和芯片体共同形成封闭的空腔，在芯片体的侧面上有导线层，将芯片体的电极面与安装面实现电连接。本实用新型可以有效解决因为高度不一致导致的气密性问题，并且可以避免助焊剂残留的问题，在工艺简化、质量保证的同时，大大节约成本。
晶圆级封装结构及其模组电路板电子设备

[发明专利]高空腔强度的封装结构、封装方法、模组及其电子设备-CN202310346531.5在审
发明人：刘二微;朱龙秀;刘立筠;白云芳 -专利权人：唯捷创芯（天津）电子技术股份有限公司
申请日： 2023-04-03 - 公布日： 2023-07-18 - 主分类号： H03H9/10 文献下载
摘要：本发明公开了一种高空腔强度的封装结构、封装方法、模组及其电子设备。该封装结构包括基板，裸芯片，位于裸芯片上的电极、互连结构以及支撑结构，基板的基板接合面上形成有第一焊盘；裸芯片的芯片接合面上形成有第二焊盘和电极区域；互连结构与第一焊盘和第二焊盘电导通；支撑结构包括顶盖层和支撑层；顶盖层位于电极对应区域并且大于电极对应区域，并且位于第一焊盘围合区域内，而且与支撑层连接；支撑层位于电极区域外周。本发明所提供的高空腔强度的封装结构，其中的支撑层使用干膜，利用顶盖层使得基板对支撑层提供支撑力，兼顾了空腔的强度要求和制造工艺简单的需求，并且可以增大空腔，扩大顶盖层的材料选择范围。
空腔强度封装结构方法模组及其电子设备

[发明专利]具有密封空气谐振腔的半封装结构、模组及电子设备-CN202211616592.0在审
发明人：朱龙秀;龙建飞;刘立筠;张巳龙;白云芳 -专利权人：唯捷创芯（天津）电子技术股份有限公司
申请日： 2022-12-15 - 公布日： 2023-06-23 - 主分类号： H03H3/08 文献下载
摘要：本发明公开了一种具有密封空气谐振腔的半封装结构、模组及电子设备。该半封装结构包括：芯片体，具有电极面，与电极面相对的背面、以及连接电极面和背面的侧面，在电极面上形成有多个电极；介电层，具有表面，在表面和电极面之间形成空腔，用于容纳多个电极；位于空腔内的多个凸块，环绕在电极的外周，并且连接表面和电极面；近密封圈，近密封圈的内侧位于芯片体的外形线围合范围内，形成重叠区域；基板阻焊层，覆盖表面、侧面以及背面，并且基板阻焊层连接电极面与近密封圈。本发明的生产效率高、流程简单、成本更低。
具有密封空气谐振腔封装结构模组电子设备

[发明专利]滤波器封装结构、制备方法及电子产品-CN202310258402.0有效
发明人： 刘立筠;宁世朝;李源梁;白云芳 -专利权人：唯捷创芯（天津）电子技术股份有限公司
申请日： 2023-03-17 - 公布日： 2023-06-06 - 主分类号： H03H9/10 文献下载
摘要：本发明公开了一种滤波器封装结构、制备方法及电子产品。该滤波器封装结构包括：基板，设有多个焊盘；裸芯片，包括衬底、凸块以及空腔，其中，衬底朝向基板的一面设置有金属电极、支撑墙以及顶盖，顶盖抵触在基板上；塑封层，包覆裸芯片和基板；互连结构，将凸块与焊盘连接；其中，支撑墙覆盖在衬底上除凸块和金属电极之外的区域；顶盖覆盖在支撑墙下方，并且开设焊接口使凸块暴露出来，以与互连结构连接。本发明利用选择预定高度的互连结构，以使顶盖与基板上的阻焊层紧密抵触，从而在塑封过程中由基板对顶盖提供支撑力，进而保证了滤波器芯片的性能，避免因为顶盖塌陷导致的良品率下降。
滤波器封装结构制备方法电子产品

[实用新型]一种电磁屏蔽的封装结构、模组及其电子设备-CN202222969976.2有效
发明人：宁世朝;刘立筠;刘二微;白云芳 -专利权人：北京唯捷创芯精测科技有限责任公司
申请日： 2022-11-08 - 公布日： 2023-05-02 - 主分类号： H01L23/552 文献下载
摘要：本实用新型公开了一种电磁屏蔽的封装结构及其电子设备。该电磁屏蔽的封装结构，包括基底；芯片，设置在基底的接合用的表面；多个焊盘，形成在基底的表面，并且设置在芯片的外周；多根屏蔽焊线，设置在焊盘上，用于对芯片进行电磁屏蔽；绝缘层，设置在基底上方，并且固定屏蔽焊线；粘合层，粘接在绝缘层上方；金属层，粘接在粘合层上，并且其在基底上的投影覆盖芯片和屏蔽焊线在基底上的投影。本实用新型利用屏蔽焊线和金属盖形成了对芯片的完全屏蔽，因此屏蔽效果好；利用绝缘层将屏蔽焊线固定，避免了冲线问题；采用常规制程即可实现，工艺简单且稳定；成本低。
一种电磁屏蔽封装结构模组及其电子设备

[发明专利]高性能互连封装结构、封装方法、模组及电子产品-CN202310125100.6在审
发明人：宁世朝;龙建飞;刘立筠;李源梁;白云芳 -专利权人：北京唯捷创芯精测科技有限责任公司
申请日： 2023-02-16 - 公布日： 2023-04-11 - 主分类号： H01L21/50 文献下载
摘要：本发明公开了一种高性能互连封装结构、封装方法、模组及电子产品。该封装方法包括以下步骤：S1：在基板上，贴装堆叠结构，并且形成在垂直于基板的方向上延伸的连接体；S2：进行塑封，形成塑料体以包覆所有连接体、基板和堆叠结构，并且通过减薄工艺露出所有连接体的远离基板的一端；S3：在塑封体的远离基板的表面，形成与连接体一一对应的多个焊盘；S4：在焊盘上植球，然后焊接外芯；S5：进行二次塑封或填胶，然后切单得到封装结构。本发明可以采用常规工艺实现，工艺简单,降低成本；利用金属焊线或金属柱实现了芯片间的高性能互连，节约了晶圆级互连的高昂成本，并且提高电性能；利用堆叠结构减小封装尺寸。
性能互连封装结构方法模组电子产品

[发明专利]一种系统级电磁屏蔽封装结构、制备方法及电子产品-CN202211394192.X在审
发明人： 刘立筠;朱龙秀;刘二微;白云芳 -专利权人：北京唯捷创芯精测科技有限责任公司
申请日： 2022-11-08 - 公布日： 2023-03-07 - 主分类号： H01L23/552 文献下载
摘要：本发明公开了一种系统级电磁屏蔽封装结构、制备方法及电子产品。该系统级电磁屏蔽封装结构包括母板、互连结构以及芯片封装结构；其中，芯片封装结构包括基板、多个管脚、承载于基板上的芯片、包覆基板和芯片的塑封体，以及包覆塑封体的电磁屏蔽层，母板上设置有功能焊盘和接地的屏蔽焊盘，屏蔽焊盘设置在功能焊盘的外围；电磁屏蔽层通过互连结构与母板上的屏蔽焊盘连接。本发明可以实现完全封闭的电磁屏蔽层；并且利用电磁屏蔽环和接地层连接的方式，进一步提高屏蔽效果；电磁屏蔽环和基板的接地层间断连接的设计，可以降低芯片制程中静电释放的风险；还增加了芯片封装结构在母板上的抗跌落失效能力。
一种系统电磁屏蔽封装结构制备方法电子产品

[发明专利]一种分腔式电磁屏蔽结构、制备方法及电子设备-CN202211395923.2在审
发明人： 刘立筠;刘二微;朱龙秀;白云芳 -专利权人：北京唯捷创芯精测科技有限责任公司
申请日： 2022-11-08 - 公布日： 2023-03-07 - 主分类号： H01L23/552 文献下载
摘要：本发明公开了一种分腔式电磁屏蔽结构及其制备方法。该制备方法包括：在基板上依次贴装芯片；在存在电磁干扰的相邻芯片之间设置屏蔽部；在屏蔽部的顶部覆盖薄膜，并使屏蔽部的顶部嵌入薄膜内；在薄膜与基板之间填充塑封材料，形成塑封层；去除薄膜，使得屏蔽部的顶部凸伸出塑封层；在屏蔽部的顶部覆盖金属材料，并使金属材料与屏蔽部的顶部相接触，以形成共形电磁屏蔽层。该制备方法通过在屏蔽部上方覆盖薄膜，避免了对屏蔽部进行研磨或者激光烧蚀制程，从而简化了加工工序，提供了加工效率。并且，由于塑封材料仅塑封在薄膜与基板之间，从而减少了塑封材料的使用，降低了整体的生产成本。
一种分腔式电磁屏蔽结构制备方法电子设备

[实用新型]气密性晶圆级芯片封装结构及模组、电路板和电子设备-CN202223064984.9有效
发明人：龙建飞;刘立筠;朱勇;白云芳 -专利权人：北京唯捷创芯精测科技有限责任公司
申请日： 2022-11-18 - 公布日： 2023-01-24 - 主分类号： H01L23/31 文献下载
摘要：本实用新型公开了一种气密性晶圆级芯片封装结构及模组、电路板和电子设备。该气密性晶圆级芯片封装结构包括：芯片体，具有电极面以及与电极面相对的安装面，具有贯穿电极面和安装面的导电通孔，安装面上有导电盘，多个电极，位于电极面上，并且通过导电通孔与导电盘电连接，连接器，位于电极面上，围合多个电极并形成空腔；封盖，覆盖连接器以及空腔，使得封盖、连接器和芯片体共同封闭空腔。本实用新型能够有效地避免在密闭空腔内进行焊接带来的助焊剂残留等问题，也避免了因空腔中焊接凸点与空腔墙高度间的不匹配问题，大大简化了工艺流程，提升了产品质量。
气密性晶圆级芯片封装结构模组电路板电子设备

[发明专利]一种集成电路-CN201880094420.7有效
发明人： 刘立筠;张珊;刘国文;吴韦 -专利权人：华为技术有限公司
申请日： 2018-06-07 - 公布日： 2022-02-11 - 主分类号： H05K9/00 文献下载
摘要：一种集成电路，包括基板，承载在所述基板上的芯片，以及屏蔽壳体。屏蔽壳体覆盖芯片和基板，屏蔽壳体由导电材料制成。基板中设有第一接地层，第一接地层包括第一接地部和第二接地部，第一接地层在第一接地部和第二接地部之间断开。基板底部设有第一接地接口和第二接地接口。第一接地部与所述屏蔽壳体和第一接地接口电连接，第二接地部与芯片和第二接地接口电连接。本申请通过在芯片和基板上覆盖屏蔽壳体，以及将接地层分割为第一接地部和第二接部，达到降低芯片的电磁干扰的同时避免屏蔽壳体上的静电流至第一接地部时可能对芯片造成的损坏。
一种集成电路

[实用新型]一种用于降低磁控溅射镀膜腔体温度的治具-CN201621425168.8有效
发明人：汤上金;袁安平;刘立筠;邢发军 -专利权人：江苏长电科技股份有限公司
申请日： 2016-12-23 - 公布日： 2017-09-22 - 主分类号： C23C14/35 文献下载
摘要：本实用新型涉及一种用于降低磁控溅射镀膜腔体温度的治具，它包括载盘（1），所述载盘（1）上方设置有载具（3），所述载盘（1）内部密封有相变储热材料（7），所述载盘（1）上表面形成多个突起部（2），所述载具（3）上开设有多个通孔（4），突起部（2）嵌入通孔（4）内，所述载具（3）上表面粘附有双面胶带（5），所述双面胶带（5）上对应通孔（4）的位置设置有开口（6），所述载具（3）周围设置有挡板（8）。本实用新型一种用于降低磁控溅射镀膜腔体温度的治具，借由载盘内部密封有相变储热材料，在相变储热材料相变过程中可以使相变储热材料吸收并储存大量的潜热，以此实现降低溅射腔体温度的目的。
一种用于降低磁控溅射镀膜体温

1
2
下一页»
尾页
共 16 条