“冈元大作”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及制造半导体装置的方法-CN201880015222.7有效
发明人：指宿勇二;冈元大作 -专利权人：索尼半导体解决方案公司
申请日： 2018-01-18 - 公布日： 2023-09-29 - 主分类号： H01L29/786 文献下载
摘要：【问题】提供一种半导体装置，其可以在降低寄生电容的同时最小化制造成本的增加并确保高可靠性。【解决办法】提供一种半导体装置，配置有：基板，具有嵌入式绝缘膜和设置在嵌入式绝缘膜上的半导体层，在半导体层中形成的半导体元件；以及设置在半导体层上的栅极电极。栅极电极具有带状的第一电极部，在从上方观察基板时该带状的第一电极部沿第一方向，从半导体层的中心部分延伸超过半导体层的端部。在沿第一方向剖切第一电极部和基板获得的横截面中，半导体层的端部的膜厚度比半导体层的中心部分的膜厚度厚。
半导体装置制造方法

[发明专利]场效应晶体管-CN202111060752.3在审
发明人：坂直树;冈元大作;田中秀树 -专利权人：索尼公司
申请日： 2015-03-25 - 公布日： 2022-01-25 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种场效应晶体管，其包括：栅极电极；半导体层，所述半导体层具有把所述栅极电极夹在中间的源极区域和漏极区域；接触插塞，所述接触插塞被设置于所述源极区域和所述漏极区域上；第一金属部，所述第一金属部被堆叠在所述接触插塞上；以及低介电常数区域，所述低介电常数区域在所述半导体层的面内方向上被设置在位于所述第一金属部之间的区域中、且在堆叠方向上至少被设置在位于所述第一金属部的底面下方的第一区域中。
场效应晶体管

[发明专利]场效应晶体管-CN202111079524.0在审
发明人：坂直树;冈元大作;田中秀树 -专利权人：索尼公司
申请日： 2015-03-25 - 公布日： 2022-01-25 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种场效应晶体管，其包括：栅极电极；半导体层，所述半导体层具有把所述栅极电极夹在中间的源极区域和漏极区域；接触插塞，所述接触插塞被设置于所述源极区域和所述漏极区域上；第一金属部，所述第一金属部被堆叠在所述接触插塞上；以及低介电常数区域，所述低介电常数区域在所述半导体层的面内方向上被设置在位于所述第一金属部之间的区域中、且在堆叠方向上至少被设置在位于所述第一金属部的底面下方的第一区域中。
场效应晶体管

[发明专利]场效应晶体管-CN202111086886.2在审
发明人：坂直树;冈元大作;田中秀树 -专利权人：索尼公司
申请日： 2015-03-25 - 公布日： 2022-01-25 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种场效应晶体管，其包括：栅极电极；半导体层，所述半导体层具有把所述栅极电极夹在中间的源极区域和漏极区域；接触插塞，所述接触插塞被设置于所述源极区域和所述漏极区域上；第一金属部，所述第一金属部被堆叠在所述接触插塞上；以及低介电常数区域，所述低介电常数区域在所述半导体层的面内方向上被设置在位于所述第一金属部之间的区域中、且在堆叠方向上至少被设置在位于所述第一金属部的底面下方的第一区域中。
场效应晶体管

[发明专利]场效应晶体管、场效应晶体管制造方法和射频器件-CN201580000970.4有效
发明人：坂直树;冈元大作;田中秀树 -专利权人：索尼公司
申请日： 2015-03-25 - 公布日： 2021-10-19 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种场效应晶体管，其包括：栅极电极；半导体层，所述半导体层具有把所述栅极电极夹在中间的源极区域和漏极区域；接触插塞，所述接触插塞被设置于所述源极区域和所述漏极区域上；第一金属部，所述第一金属部被堆叠在所述接触插塞上；以及低介电常数区域，所述低介电常数区域在所述半导体层的面内方向上被设置在位于所述第一金属部之间的区域中、且在堆叠方向上至少被设置在位于所述第一金属部的底面下方的第一区域中。
场效应晶体管制造方法射频器件

[发明专利]场效应晶体管-CN201910332289.X在审
发明人：坂直树;冈元大作;田中秀树 -专利权人：索尼公司
申请日： 2015-03-25 - 公布日： 2019-09-17 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种场效应晶体管，包括：栅极电极；半导体层，具有把栅极电极夹在中间的源极区域和漏极区域；接触插塞，包括第一导电材料，其中第一接触插塞被设置在源极区域上且第二接触插塞被设置在漏极区域上；第一金属部，包括第二导电材料，其中第一金属部的第一者被堆叠在第一接触插塞上且第一金属部的第二者被堆叠在第二接触插塞上；至少一层绝缘膜，在半导体层的面内方向上被设置在接触插塞之间且在堆叠方向上被设置在第一金属部的底面下方；以及低介电常数区域，被设置在位于栅极电极的顶面的一部分的上方且在半导体层的面内方向上位于接触插塞之间的区域中，且在堆叠方向上至少被设置在位于第一金属部的底面下方的第一区域中。
接触插塞金属部半导体层栅极电极场效应晶体管导电材料堆叠方向漏极区域源极区域内方向底面堆叠低介电常数区域层绝缘膜第一区域