|
钻瓜专利网为您找到相关结果 31个,建议您 升级VIP下载更多相关专利
- [发明专利]卷积特征处理方法、芯片、设备及介质-CN202310326092.1在审
-
任子木
-
腾讯科技(深圳)有限公司
-
2023-03-23
-
2023-10-27
-
G06F7/509
- 本申请的实施例公开了一种卷积特征处理方法、芯片、设备及介质,该方法包括:生成用于控制卷积特征进行累加处理的控制信号;将控制信号沿着列向进行打拍处理,并按照打拍时序将控制信号传输至脉动阵列的每列处理单元所对应的累加单元,获取累加单元基于每列处理单元当前时刻的卷积特征部分和,以及上一时刻的累加结果进行累加处理得到的当前时刻的累加结果,上一时刻的累加结果是每列处理单元所对应的累加单元基于控制信号获得的;存储每列处理单元当前时刻的累加结果,以根据存储的累加结果生成卷积特征向量。本申请实施例的技术方案,可以降低了卷积特征的处理功耗,且降低了卷积特征的处理成本。
- 卷积特征处理方法芯片设备介质
- [发明专利]数据传输方法及数据传输设备-CN202310353223.5在审
-
任子木
-
腾讯科技(深圳)有限公司
-
2023-03-30
-
2023-10-27
-
G06F13/28
- 本申请公开了一种数据传输方法及数据传输设备,涉及数据处理领域。该方法包括:获取数据传输任务的多个信息字段对;针对多个信息字段对中的目标信息字段对,确定目标信息字段对对应的字段内存,字段内存中存储有多个任务分别对应的目标传输参数的并集;基于数据传输任务中目标信息字段对对应的起始地址字段和长度字段,从多个内存区域中确定目标传输参数;基于目标传输参数对数据传输任务对应的数据进行传输。通过以上方式,能够借助字段内存存储并集的条件避免对相同的传输参数进行重复存储,还能够在执行数据传输任务时对多个信息字段对进行并行分析,提高数据传输效率。本申请可应用于云技术、人工智能、智慧交通等各种场景。
- 数据传输方法设备
- [发明专利]数据处理方法、系统、芯片及终端-CN202310361448.5在审
-
任子木
-
腾讯科技(深圳)有限公司
-
2023-03-30
-
2023-10-27
-
G06F13/28
- 本申请实施例公开了一种数据处理方法、系统、芯片及终端,属于计算机技术领域。本申请实施例可应用于云技术、人工智能、图像识别、语音识别等场景。方法包括:SPU向DMA和VPU分别下发任务信息;DMA基于SPU下发的第一任务信息,在DMA中确定第一分布式同步锁;DMA在第一分布式同步锁的状态为空闲状态,且第一分布式同步锁的值满足第一数据处理任务的执行条件的情况下,执行第一数据处理任务,向硬件同步锁管理单元发送任务完成指令;硬件同步锁管理单元基于任务完成指令,更新硬件同步锁序列中的第一硬件同步锁的值;VPU在第一硬件同步锁的值发生更新的情况下,执行第二数据处理任务。上述方案能够提高处理器的处理效率。
- 数据处理方法系统芯片终端
- [发明专利]一种数据处理方法、装置、设备及存储介质-CN202211584238.4在审
-
任子木
-
腾讯科技(深圳)有限公司
-
2022-12-09
-
2023-10-27
-
G06F7/487
- 本申请提供一种数据处理方法、装置、设备及存储介质,可以应用于人工智能领域或车联网领域等,用于解决数据处理过程中的计算延迟较大,导致的数据处理的效率较低的问题。该方法至少包括:确定当前运算操作对应的运算关系为乘加运算关系时,获得当前运算操作对应的第一浮点数、第二浮点数和第三浮点数;对第一浮点数和第二浮点数进行乘法运算,获得乘法结果,并确定乘法结果的指数与第三浮点数的指数之间的第一指数差;从预设的各移位量区间中,选取出与第一指数差相匹配第一移位量区间,并基于第一移位量区间,对乘法结果和第三浮点数进行加法运算,获得当前运算操作的运算结果。通过划分移位量区间,降低了选取移位量来进行加法运算的计算延迟。
- 一种数据处理方法装置设备存储介质
- [发明专利]一种浮点型数据处理方法及相关装置-CN202310126628.5在审
-
任子木
-
腾讯科技(深圳)有限公司
-
2023-02-08
-
2023-10-27
-
G06F7/487
- 一种浮点型数据处理方法以及相关装置。本申请实施例可应用于人工智能技术领域。其方法包括:首先,获取第一向量及第二向量;其次,将第一向量中的所有第一元素与第二向量中的所有第二元素进行浮点乘法运算,得到K组乘法运算结果;再次,分别对K组乘法运算结果中每组乘法运算结果的M个乘法结果进位及M个乘法结果和位进行求和处理,得到K个第一和结果;接着,将K个第一和结果依次进行规格化移位及对阶移位,得到K个乘加运算结果;然后,对K个乘加运算结果进行求和处理,得到第二和结果;最后,对第二和结果进行规格化移位,得到模型运算结果。本申请提供方法,极大地保留了中间计算过程的计算精度,提升计算结果的准确性。
- 一种浮点数据处理方法相关装置
- [发明专利]一种任务处理方法和相关装置-CN202310302017.1在审
-
任子木
-
腾讯科技(深圳)有限公司
-
2023-03-16
-
2023-10-27
-
G06F9/48
- 本申请公开一种任务处理方法和相关装置,当需要使用直接存储器访问进行数据转移时,获取直接存储器访问的原始传输任务,并确定原始传输任务的初始传输维度。若初始传输维度高于预设传输维度,则确定原始传输任务是高传输维度的任务,则对初始传输维度的原始传输任务进行降维处理,得到预设传输维度的目标传输任务,预设传输维度小于直接存储器访问支持的多个传输维度中的最高传输维度,从而实现将高传输维度的原始传输任务转换为低传输维度的目标传输任务。然后基于预设传输维度的目标传输任务发射总线请求。通过将高传输维度转换为低传输维度,从而使得传送到数据通路的控制信号量大大减少,降低了控制通路与数据通路之间的耦合度,降低复杂度。
- 一种任务处理方法相关装置
- [发明专利]包括乘累加器的芯片、终端和控制方法-CN202210010736.1在审
-
李东声;任子木
-
腾讯科技(深圳)有限公司
-
2022-01-05
-
2023-07-18
-
G06F7/575
- 本申请实施例公开了一种包括乘累加器的芯片、终端和控制方法,该芯片应用于人工智能场景,芯片的乘累加器中设置了包括N个基本乘法单元和基本加法单元的乘法模块,在基本乘法单元和基本加法单元中中分别设置了K个整型乘法器和整型加法器。由此在该乘累加器提供乘累加运算时,不论操作数是定点数还是浮点数,以及操作数的不同位宽大小,通过该乘累加器的乘法模块可以支持N对高位宽的操作数,或者N×K对低位宽的操作数的乘法运算。通过上述硬件结构的设置,使得乘累加器的硬件电路资源能够被高效复用,而且针对低位宽的操作数也不会出现硬件资源的浪费。从而无需在芯片中专门设计多个乘累加器,有效控制了乘累加器在芯片中占用空间。
- 包括累加器芯片终端控制方法
|