专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13个,建议您升级VIP下载更多相关专利
  • [实用新型]可用于高磁场环境下脑功能评估的气囊式握力测量系统-CN201921478144.2有效
  • 黄佳;陈楚侨;付作振 - 中国科学院心理研究所
  • 2019-09-05 - 2020-07-14 - A61B5/22
  • 本实用新型公开了一种可用于高磁场环境下脑功能评估的气囊式握力测量系统。包括抓握气囊、缝有两个小型圆形气囊的漏指手套、微处理器、计算机及与抓握气囊连接的气体压力传感器,计算机中安装有心理学实验操作平台,微处理器与气体压力传感器连接,用于采集气体压力传感器所产生的气体压力电信号,并将所采集到的气体压力电信号转化为握力数据后传输给计算机,再通过心理学实验操作平台进行读取。本实用新型可以实现在高磁场的环境下将气囊设备所产生的握力和数据实时地读取到心理学实验操作平台上的目的,使用者可以根据自己的需要,自由地编写高磁场环境下基于个体握力数据的心理评估工具。
  • 用于磁场环境功能评估气囊握力测量系统
  • [实用新型]一种可与心理学实验操作平台相连接的金属握力测量系统-CN201921472574.3有效
  • 黄佳;陈楚侨;付作振 - 中国科学院心理研究所
  • 2019-09-05 - 2020-06-23 - A61B5/22
  • 本实用新型公开了一种可与心理学实验操作平台相连接的金属握力测量系统,包括金属握力设备、信号处理器、微处理器和计算机,计算机中安装有心理学实验操作平台,金属握力设备上设有力学传感器,信号处理器与力学传感器连接,用于采集所述力学传感器所产生的力学电信号,并将其进行放大处理,微处理器与信号处理器连接,将所采集到的力学电信号转化为握力数据并传输给所述计算机,再通过心理学实验操作平台读取。本实用新型直接将握力数据传输给计算机并在安装在计算机上的心理学实验操作平台上显示,实现将金属握力设备所产生的握力数据实时地读取到心理学实验操作平台上的目的,使用者可以根据自己的需要,自由地编写基于个体握力数据的心理评估工具。
  • 一种心理学实验操作平台相连金属握力测量系统
  • [发明专利]堆叠纳米线制造方法-CN201310269609.4有效
  • 马小龙;秦长亮;殷华湘;付作振 - 中国科学院微电子研究所
  • 2013-06-28 - 2019-03-15 - H01L21/336
  • 本发明公开了一种堆叠纳米线制造方法,包括:步骤a,在衬底上形成硬掩模;步骤b,刻蚀衬底形成第一沟槽;步骤c,在第一沟槽底部形成底部刻蚀停止层;步骤d,刻蚀第一沟槽,在第一沟槽侧面形成第二沟槽;步骤e,圆润化鳍片,形成堆叠纳米线。依照本发明的堆叠纳米线制造方法,采用干法刻蚀与湿法刻蚀混合,利用干法刻蚀控制垂直方向节距,注入形成刻蚀停止层以控制湿法腐蚀的进行,由此提高了堆叠纳米线的精度,有利于器件小型化。
  • 堆叠纳米制造方法
  • [发明专利]半导体器件及其制造方法-CN201210293525.X有效
  • 马小龙;殷华湘;付作振 - 中国科学院微电子研究所
  • 2012-08-16 - 2018-09-14 - H01L29/161
  • 本发明公开了一种半导体器件,包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、衬底中源漏区之间的沟道区,其特征在于:源漏区中的源区包括GeSn合金,并且源区的GeSn合金与沟道区之间可选地还包括隧穿介质层。依照本发明的半导体器件及其制造方法,通过选择性外延或者注入前驱物然后激光快速退火,形成了具有窄带隙的GeSn合金,有效提高了TFET的开态电流,在高性能低功耗应用中具有重要应用前景。
  • 半导体器件及其制造方法
  • [发明专利]堆叠纳米线MOS晶体管制作方法-CN201210392511.3有效
  • 殷华湘;秦长亮;付作振;马小龙;陈大鹏 - 中国科学院微电子研究所
  • 2012-10-16 - 2018-07-31 - H01L21/336
  • 本发明公开了一种堆叠纳米线MOS晶体管制作方法,包括:在衬底上形成沿第一方向延伸的多个鳍片;在每个鳍片中形成由多个纳米线构成的纳米线堆叠;在纳米线堆叠上形成沿第二方向延伸的栅极堆叠结构,栅极堆叠结构环绕包围纳米线堆叠;在栅极堆叠结构两侧形成源漏区,源漏区之间的纳米线构成沟道区。依照本发明的堆叠纳米线MOS晶体管及其制作方法,通过多次回刻、侧向腐蚀沟槽并填充,形成了质量良好的纳米线堆叠。侧向腐蚀工艺方法包括包含内切横向刻蚀量的各向同性干法刻蚀,或者沿各晶向选择腐蚀的湿法腐蚀方法。本方法以较低的成本充分增大导电沟道有效宽度从而提高驱动电流。
  • 堆叠纳米mos晶体管制作方法
  • [发明专利]半导体器件制造方法-CN201210293349.X在审
  • 马小龙;殷华湘;付作振 - 中国科学院微电子研究所
  • 2012-08-16 - 2014-02-19 - H01L21/82
  • 本发明公开了一种高迁移率材料层制造方法,包括:在衬底中和/或上形成多种前驱物;脉冲激光处理,使得多种前驱物相互反应形成高迁移率材料层。此外还提供了一种半导体器件制造方法,包括:在绝缘衬底上形成缓冲层;采用上述高迁移率材料层制造方法,在缓冲层上形成第一高迁移率材料层;采用上述高迁移率材料层制造方法,在第一高迁移率材料层上形成第二高迁移率材料层;在第一和第二高迁移率材料层中形成沟槽隔离并定义有源区。依照本发明的半导体器件制造方法,通过调整激光处理的脉冲个数和能量密度,在绝缘衬底上分多次形成了多层高迁移率材料以用作器件沟道区,有效提高了器件载流子迁移率并进一步提高了器件驱动能力。
  • 半导体器件制造方法
  • [发明专利]PVD制备TiN的方法-CN201210245146.3在审
  • 付作振;殷华湘;闫江 - 中国科学院微电子研究所
  • 2012-07-13 - 2014-01-29 - C23C14/06
  • 本发明公开了一种PVD制备TiN的方法,包括:在充有氮气和稀有气体的真空条件下,使得稀有气体辉光放电形成稀有气体离子;利用氮气将晶片表面以及Ti靶台表面氮化;稀有气体离子在电场加速下轰击Ti靶台表面,溅射出TiN以及Ti离子;TiN在磁场作用下沉积在晶片表面形成TiN层,而Ti离子入射在晶片表面而使得TiN层具有应力;其特征在于:提高Ti离子入射到晶片表面的动能,从而提高TiN层的非晶化率,进而提高TiN层的应力。依照本发明的PVD制备TiNx的方法,通过控制工艺参数而提高Ti离子入射到晶片上的动能,从而提高了TiNx非晶化率进而提高了TiNx薄膜的应力。
  • pvd制备tin方法
  • [发明专利]半导体器件测试方法-CN201210214365.5有效
  • 付作振;马小龙;殷华湘 - 中国科学院微电子研究所
  • 2012-06-25 - 2014-01-15 - G01B11/16
  • 本发明公开了一种半导体器件测试方法,包括:在衬底上形成栅绝缘介质层;在栅绝缘介质层上形成无应力金属屏蔽层;在无应力金属屏蔽层中形成栅极形状的多个无应力金属屏蔽层线条构成的凹槽阵列;在凹槽阵列中形成应力金属栅层;去除无应力金属屏蔽层顶部的应力金属栅层,余下的应力金属栅在衬底中形成多个沟道应变区;采用Raman测量凹槽阵列中应力金属栅层下方的短沟道衬底应变。依照本发明的半导体器件测试方法,在无应力金属屏蔽薄膜中形成栅极形状的凹槽阵列,通过较厚金属屏蔽层屏蔽除应力金属栅材料正下方以外的Raman光波信号,实现短沟道应变的Raman测量。
  • 半导体器件测试方法
  • [发明专利]双金属栅极CMOS器件及其制造方法-CN201210129587.7有效
  • 殷华湘;付作振;徐秋霞;陈大鹏 - 中国科学院微电子研究所
  • 2012-04-27 - 2013-10-30 - H01L21/8238
  • 本发明提供了一种双金属栅极CMOS器件的制造方法,具体包括:在第一栅极凹陷和第二栅极凹陷内形成第一类型金属功函数调节层,在所述第一栅极凹陷和第二栅极凹陷内形成第二类型功函数金属扩散源层;在第一栅极凹陷和第二栅极凹陷中形成间隙填充金属;形成遮蔽第一类型器件所在区域的加热隔离层;对所述第一类型器件和第二类型器件所在区域进行热退火,将第一类型金属功函数调节层转化为第二类型金属功函数调节层。本发明还提供了一种利用选择加热形成不同功函数的双金属栅极CMOS器件。本发明工艺简单且不会对高K栅介质层造成损伤,避免了CMOS中复杂的不同功函数金属栅集成工艺。
  • 双金属栅极cmos器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN201210067446.7有效
  • 殷华湘;付作振;徐秋霞;赵超;陈大鹏 - 中国科学院微电子研究所
  • 2012-03-14 - 2013-09-18 - H01L29/423
  • 本发明公开了一种半导体器件,包括衬底、衬底上的多个栅极堆叠结构、每个栅极堆叠结构两侧的多个栅极侧墙结构、每个栅极侧墙结构两侧衬底中的多个源漏区,多个栅极堆叠结构包括多个第一栅极堆叠结构和多个第二栅极堆叠结构,其中第一栅极堆叠结构包括第一栅极绝缘层、第一功函数金属层、第二功函数金属扩散阻挡层、栅极填充层,第二栅极堆叠结构包括第二栅极绝缘层、第一功函数金属层、第二功函数金属层、栅极填充层,其特征在于:第一功函数金属层具有第一应力,栅极填充层具有第二应力。通过形成不同应力的两个金属栅极层,从而有效、精确地向不同MOSFET的沟道区施加不同的应力,简单高效地提高了器件载流子迁移率,从而提高了器件性能。
  • 半导体器件及其制造方法
  • [发明专利]MOSFET制造方法-CN201110419341.9有效
  • 付作振;殷华湘 - 中国科学院微电子研究所
  • 2011-12-15 - 2013-06-19 - H01L21/336
  • 本发明提供了一种MOSFET制造方法,包括步骤:步骤S1,在衬底上形成第一应力层;步骤S2,在第一应力层中形成假栅凹槽;步骤S3,在假栅凹槽中淀积形成假栅;步骤S4,去除第一应力层,留下假栅;以及步骤S5,执行后续工艺完成MOSFET制造。依照本发明的MOSFET制造方法,在应力绝缘薄膜中形成栅极形状的凹槽过程通过应力释放在器件沟道区引入应变,导致晶格形变并被记忆住,进而提高器件的电学性能。
  • mosfet制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top