“今井朋弘”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN202211613840.6在审
发明人：林志超;大形公士;高桥幸雄;今井朋弘;吉田哲也 -专利权人：瑞萨电子株式会社
申请日： 2022-12-15 - 公布日： 2023-06-20 - 主分类号： H01L21/331 文献下载
摘要：本公开涉及一种半导体器件及其制造方法，栅电极经由栅极绝缘膜被形成在沟槽内部。在半导体衬底上形成的栅极绝缘膜被去除。绝缘膜被形成在半导体衬底上。p型基极区被形成在半导体衬底中。n型发射极区被形成在基极区中。对半导体衬底执行氢退火工艺。基极区与发射极区之间的边界位于比在沟槽的侧表面与栅极绝缘膜之间形成的绝缘膜深的位置。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202211419576.2在审
发明人： 今井朋弘 -专利权人：瑞萨电子株式会社
申请日： 2022-11-14 - 公布日： 2023-06-06 - 主分类号： H01L29/739 文献下载
摘要：本公开涉及一种半导体器件及其制造方法。层间绝缘膜包括在半导体层上形成的第一绝缘膜和在第一绝缘膜上形成的第二绝缘膜。第一绝缘膜是氧化硅膜，第二绝缘膜是BPSG膜。第二绝缘膜的厚度大于第一绝缘膜的厚度。接触孔由第一接触孔和第二接触孔形成。第一接触孔贯穿发射极区并且到达基极区。第二接触孔被形成在第一绝缘膜和第二绝缘膜中并且与第一接触孔连通。第二接触孔的开口宽度大于第一接触孔的开口宽度。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202111019390.3在审
发明人： 今井朋弘;中泽芳人;永久克己 -专利权人：瑞萨电子株式会社
申请日： 2021-09-01 - 公布日： 2022-03-04 - 主分类号： H01L29/06 文献下载
摘要：本公开涉及半导体器件及其制造方法。提供一种IGBT，能够在降低包括IGBT的半导体器件的泄漏电流的同时处理高速切换。根据一个实施例的半导体器件包括IGBT，该IGBT包括p型集电极层和位错抑制层，p型集电极层在硅衬底的背表面上，位错抑制层用于与p型集电极层中的硅形成异质结。位错抑制层包括硅锗(SiGe)层。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202111028200.4在审
发明人：中泽芳人;今井朋弘 -专利权人：瑞萨电子株式会社
申请日： 2021-09-02 - 公布日： 2022-03-04 - 主分类号： H01L29/06 文献下载
摘要：本公开提供了一种半导体器件及其制造方法。根据一个实施例的一种半导体器件包括在硅衬底的背表面上具有p型集电极层和n型场截止层的IGBT。n型场截止层被选择性地设置在p型集电极层的上侧，使得n型场截止层的第一端部以预定距离与硅衬底的第一侧表面分开，并且在硅衬底的第一侧表面与n型场截止层的第一端部之间设置有n型漂移层。n型漂移层的杂质浓度低于n型场截止层的杂质浓度。
半导体器件及其制造方法

[发明专利]半导体集成电路装置-CN201380019201.X有效
发明人： 今井朋弘;山路将晴 -专利权人：富士电机株式会社
申请日： 2013-08-02 - 公布日： 2017-02-22 - 主分类号： H01L27/08 文献下载
摘要：在形成于p半导体衬底(1)上的n分离区域(2)形成构成高压侧驱动电路的MV‑PMOS(20)和MV‑NMOS(30)。MV‑NMOS(30)形成于n分离区域(2)内部的中间电位(Vs)的p分离区域(3)。在p半导体衬底(1)的表面层的、n分离区域(2)的外侧设置n外延区域(12)，在其外侧设置地电位(GND)的pGND区域(41)。在高压侧驱动电路与pGND区域(41)之间的、p半导体衬底(1)与n外延区域(12)之间设置空洞(11)，并设置贯穿n外延区域(12)到达空洞(11)的p扩散区域(13)。对p分离区域(3)施加中间电位(Vs)。由此，能够避免产生错误动作、损坏，并且能够缩小芯片尺寸。
半导体集成电路装置

1
共 5 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top