“上海思尔芯技术股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果40个，建议您升级VIP下载更多相关专利

[发明专利]一种时序路径分析方法、装置、设备及其存储介质-CN202310913683.9在审
发明人：邵中尉;张吉锋;周思远 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-07-24 - 公布日： 2023-10-27 - 主分类号： G06F30/3312 文献下载
摘要：本申请公开了一种时序路径分析方法、装置、设备及其存储介质，涉及电路设计技术领域。包括获取时序路径集合，所述时序路径集合基于搜索得到；基于所述时序路径集合，获取时序分析的逻辑组合；基于所述逻辑组合，获取时序路径；对所述时序路径进行抽象建模，获取计算模型；基于所述计算模型，获取时序分析结果。本申请针对于具有多条路径分支的时序路径来说，其能够详细地、精确地计算每条时序路径中各个节点的建立时间余量和保持时间余量。以解决两个时序逻辑模块之间存在较为复杂的组合逻辑模块结构，现有技术方案的计算结果不准确的和不详尽的技术问题，从而能够更好地服务于后续分割步骤。
一种时序路径分析方法装置设备及其存储介质

[发明专利]一种基于距离关系的连接信号分组方法-CN202310733316.0在审
发明人：邵中尉;张吉锋;周思远 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-06-19 - 公布日： 2023-10-27 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种基于距离关系的连接信号分组方法，包括：根据连接信号的负载节点所处FPGA的不同对连接信号进行选择性拆分，以将负载节点处于同一FPGA的连接信号拆分在一起；计算拆分在一起的连接信号两两之间的距离；对连接信号进行随机分组，获得当前所有分组中连接信号的距离总和；不断交换不同分组之间的连接信号，使得交换后所有分组中连接信号的距离总和不断减小。本发明对信号进行选择性拆分，可以节省FPGA之间的cable的使用，节省了cable资源；使得同一分组信号所消耗的FPGA内die crossing处的布线资源更少，降低了布线难度，提高了布线资源的使用效率。
一种基于距离关系连接信号分组方法

[发明专利]一种对XMR信号传输模式进行转换的方法及装置-CN202310701327.0在审
发明人：邵中尉;张吉锋 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-06-13 - 公布日： 2023-10-27 - 主分类号： G06F30/327 文献下载
摘要：本申请实施例提供了一种对XMR信号传输模式进行转换的方法及装置，先对用户芯片设计进行解析以在内存中形成语法树，然后获取XMR信号在语法树中的位置以及起始节点和终点节点，并确定起始节点和终点节点对应的共同祖先节点，最后将信号在XMR信号传输模式下的传输路径修改为从起始节点上传至共同祖先节点、从共同祖先节点下传至终点节点的新传输路径，从而将XMR信号转换为端口信号传输模式。本申请方案中的转换方法使用灵活，流程简单，可以完成RTL级的XMR信号传输模式的转换，使得后续过程免于人工修改，不但效率高而且不易出错，便于实现自动化处理。
一种 xmr 信号传输模式进行转换方法装置

[发明专利]一种基于距离分布的连接信号分组方法-CN202310730455.8在审
发明人：邵中尉;张吉锋;周思远 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-06-19 - 公布日： 2023-10-27 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种基于距离分布的连接信号分组方法，包括：根据连接信号的负载节点所处FPGA的不同对连接信号进行选择性拆分，以将负载节点处于同一FPGA的连接信号拆分在一起；计算拆分在一起的连接信号两两之间的距离；选取驱动节点和负载节点总数最少的连接信号作为锚信号放置在构建的容器中，迭代更新容器的重心，将与重心距离最近的连接信号不断放入容器中直至达到容器容量，以实现连接信号的分组。本发明对信号进行选择性拆分，可以减少FPGA之间cable的使用，节省cable资源；并且使得分为同一组的信号所消耗的FPGA内die crossing处的布线资源更少，降低了布线难度，提高了布线资源的使用效率。
一种基于距离分布连接信号分组方法

[发明专利]一种逻辑复制优化方法、装置、电子设备及存储介质-CN202310761343.9在审
发明人：胡龙威;邵中尉;张吉锋 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-06-26 - 公布日： 2023-10-24 - 主分类号： G06F8/30 文献下载
摘要：本发明公开了一种逻辑复制优化方法、装置、电子设备及存储介质，该方法包括：获取电子集成电路的拓扑信息，并建模得到用户设计超图；基于用户设计超图中第一节点的第一节点信息以及基础模块有向图中第二节点的第二节点信息，确定重复模块的同构子图后，搜索生成候选集合；基于候选同构子图的相邻节点，搜索可与候选同构子图形成同构的有效节点组合列表，得到列表集；从列表集中搜索最大规模的无共用节点列表集，根据候选同构子图和最大规模的无共用节点列表集，生成最终的同构子图；还原最终的同构子图以确定电子集成电路中的重复模块，并将其比特流下载至具有同构关系的组网单元。本发明提高了重复模块的检测效率及准确度，节约了编译时间。
一种逻辑复制优化方法装置电子设备存储介质

[发明专利]一种连接信号分组方法-CN202310822151.4在审
发明人：邵中尉;张吉锋;周思远 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-07-05 - 公布日： 2023-10-24 - 主分类号： G06F15/173 文献下载
摘要：本发明公开了一种连接信号分组方法，包括：将电路中所有FPGA之间的连接信号根据FPGA之间的交互作用进行两两分对，其中，每一对FPGA中包括在当前对FPGA之间进行交互的所有连接信号；根据每个连接信号的驱动节点所处FPGA的位置进行连接信号的方向分类，将每一对FPGA之间的所有连接信号分为不同传输方向的两类；利用贪婪选择法分别对每一对FPGA中相同方向的连接信号进行分组，使得分组后的每一组连接信号能够共用一根物理连线。本发明利用贪婪选择法实现信号分组，能够针对FPGA内die的任意拓扑结构场景实现连接信号的合理分组，减少因分组引起的信号延时大小，且信号的时序性能更好。
一种连接信号分组方法

[发明专利]一种传播式分割方法及装置、电子设备、介质-CN202310925883.6在审
发明人：邵中尉;孙亚强;张吉锋;周思远 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-07-26 - 公布日： 2023-10-13 - 主分类号： G06F30/394 文献下载
摘要：本申请提供一种传播式分割方法及装置、电子设备、介质，应用于电子设计自动化技术领域，其中传播式分割包括：确定需要进行Die级分割的当前验证芯片；依据波传播方向在当前验证芯片所在的层结构上向后扫描，以获取出第一验证芯片；确定当前验证芯片中的第一目标节点；根据当前验证芯片与第一邻居验证芯片之间的物理互连线，按最短路径策略确定出第一目标节点在当前验证芯片中对应的映射节点位置。通过将FPGA级的初步分割结果细分到Die级进行精确分割，分割位置更合理，更有利于进行资源利用，切割代价更合理和高效，能够提高分割验证整体效率。
一种传播分割方法装置电子设备介质

[发明专利]一种逻辑复制方法、装置及设备-CN202310654106.2在审
发明人：胡龙威;邵中尉;张吉峰 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-06-02 - 公布日： 2023-10-10 - 主分类号： G06F30/343 文献下载
摘要：本发明提供了一种逻辑复制方法、装置及设备，通过拓扑信息建模得到用户设计超图；将用户设计超图的第一节点与基础模块有向图的第二节点对比，将类型一致的两个节点均存入候选节点集列表；删除无效节点之后构建疑似同构子图节点列表，并去重以及验证得到符合同构要求的同构子图；将同构子图进行还原，并将重复模块的比特流下载至具有同构关系的组网单元。本发明自动搜寻电子集成电路与基础模块相同的所有重复模块，提高检测重复模块的效率和准确度；本发明自动搜索用户设计超图中无共用节点的重复模块图的最大规模组合，从而将重复模块编译产生的比特流下载到同构组网单元中，如此可以避免重复编译重复模块，大量节约编译时间。
一种逻辑复制方法装置设备

[发明专利]一种逻辑复制中坏pin的预处理方法及装置-CN202310905867.0在审
发明人：陈凯;肖慧;张吉锋;邵中尉 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-07-21 - 公布日： 2023-10-03 - 主分类号： G06F30/343 文献下载
摘要：本发明公开了一种逻辑复制中坏pin的预处理方法及装置，包括：获取多个具有复制逻辑模块的FPGA，每个具有复制逻辑模块的FPGA均包括多个引脚；使用边缘检测法对具有复制逻辑模块的FPGA中的引脚进行检测，获取每个具有复制逻辑模块的FPGA中损坏的引脚，并进行记录；根据所有的具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合；对损坏引脚集合进行预处理，以保障具有复制逻辑模块的FPGA的正常运行。本发明能够保证逻辑复制的正常进行，并节约重复处理的时间。
一种逻辑复制 pin 预处理方法装置

[发明专利]一种全局时钟同步的优化方法、电子设备和存储介质-CN202310565071.5有效
发明人：吴侯;谢超 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-05-19 - 公布日： 2023-09-19 - 主分类号： G06F1/12 文献下载
摘要：本申请公开一种全局时钟同步的优化方法、电子设备和存储介质，其中方法包括：在FPGA设计中嵌入时钟同步IP，生成FPGA比特流；锁定复位信号，使所述FPGA设计处于复位状态，配置所述FPGA比特流到FPGA；运行主机端时钟同步程序；释放所述复位信号，运行所述FPGA设计。本申请采用去全局化的信号同步思想，并直接使用FPGA内部较为丰富的时钟资源，设计对应的串行级联同步IP模块，实现了全局时钟板去除(包括控制板PCM上的任何全局时钟网络)，简化了时钟连接结构，提高了系统灵活性；此外，串行结构在布局上扩展了所能互联的FPGA数量，不在受限于物理连接线以及信号驱动能力，降低了系统的硬件成本。
一种全局时钟同步优化方法电子设备存储介质

[发明专利]一种改善中转距离的方法及装置-CN202310700704.9在审
发明人：邵中尉;张吉锋;万鹭;肖慧 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-06-13 - 公布日： 2023-09-08 - 主分类号： G06F30/398 文献下载
摘要：本申请实施例提供了一种改善中转距离的方法及装置，先定位产生最大中转距离的线路，然后根据该线路及该线路上的驱动节点和负载节点形成电路生成树，再计算生成树的每个叶子节点的中转效率，选出中转效率最低的叶子节点d，然后在叶子节点d和根节点s之间添加一条按照叶子节点d的最优路径进行连接的连线，并去除因添加该连线而形成的环，从而完成一次对分割结果的修改。本申请在分割结果基础上对中转距离过大的线路进行了局部改善与调整，缩短其最大中转距离，从而提升了系统时序性能。本申请方案不需要重新进行分割，节约了时间，而且还避免了因重新分割布线而在其他地方可能又会出现中转距离过长的问题。
一种改善中转距离方法装置

[发明专利]一种网表编辑装置及方法-CN202310526081.8在审
发明人：杜旗;杨鑫钰;郭锡;周思远 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-05-10 - 公布日： 2023-08-11 - 主分类号： G06F30/323 文献下载
摘要：本发明公开了一种网表编辑装置及方法，装置包括：网表超图转换器，用于将第一网表解析转换为第一超图；网表用于描述电路元件之间的连接关系；每个超图包括超点和超边；种子集选取器，用于根据第一类编辑需求或第二类编辑需求对应的转换参数从转换得到的超图中选取种子集；种子集中的元素为超点和超边；搜索方式定义器，用于根据第二类编辑需求对应的转换参数定义搜索方式，在种子集选取的过程中根据定义的搜索方式遍历转换得到的超图中的超点和超边；搜索条件定义器，用于根据第二类编辑需求对应的转换参数定义搜索条件，在种子集选取的过程中根据定义的搜索条件限制搜索方式所遍历的范围；重建转换器，用于至少基于种子集确定第二网表。
一种编辑装置方法

[发明专利]一种分割芯片设计的方法及装置-CN202310565109.9在审
发明人：邵中尉;张吉锋;万鹭;周思远 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-05-19 - 公布日： 2023-07-25 - 主分类号： G06F30/392 文献下载
摘要：本申请实施例提供了一种分割芯片设计的方法及装置，在对芯片设计进行分割时，以每个固定分配电路模块为出发点，先将其放置在被指定分配的FPGA上，然后循环处理剩余待放置电路模块，在处理时利用为每个待放置电路模块构建的候选FPGA集合并以切割代价为指导，确定待放置电路模块应被放置的位置，从而使芯片设计中直接连接的两个电路模块能被尽量分配至同一FPGA或者相邻FPGA上，进而可以减小切割代价。此外本申请实施例还可针对具有最大切割代价的位置进行局部调整，尝试对相关电路模块进行移动，并根据每次移动尝试所带来的收益值确定相关电路模块新的放置位置，从而优化了连接，进一步减小了最大切割代价位置处的切割代价。
一种分割芯片设计方法装置

[发明专利]含TDM程序块的跨FPGA芯片静态分析方法、装置、设备及介质-CN202310507876.4在审
发明人：杨鑫钰;杜旗 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2023-05-08 - 公布日： 2023-07-21 - 主分类号： G06F30/3315 文献下载
摘要：本发明提供了一种含TDM程序块的跨FPGA芯片静态分析方法、装置、设备及介质，属于电子设计自动化领域，方法包括从分割文件中解析出不同FPGA芯片之间的信号连接数据，根据信号连接数据对系统中不同FPGA芯片的连接进行抽象建图，得到第一抽象图；当判定FPGA芯片存在TDM程序块时，从信号连接数据中获取所有通过TDM程序块传输的传输数据，并将传输数据通过哈希表存储；基于哈希表调整第一抽象图中的TDM程序块为点，并生成有向无环图；根据哈希表获取TDM程序块的延时信息，并在有向无环图上标记延时信息，得到显示各个TDM程序块延时信息的静态分析图。通过本申请的处理方案，对含TDM程序块的跨FPGA芯片进行快速构图、并快速获取TDM程序块中的延时信息。
tdm 程序 fpga 芯片静态分析方法装置设备介质

[发明专利]一种芯片散热系统-CN202110633171.8有效
发明人：曹叶 -专利权人： 上海思尔芯技术股份有限公司
申请日： 2021-06-07 - 公布日： 2023-07-18 - 主分类号： H05K7/20 文献下载
摘要：本公开实施例中提供了一种芯片散热系统，包括载板，设置在所述载板上的芯片和系统连接器，以及设置在所述芯片上的散热装置，所述系统连接器和所述芯片分别设置在所述载板的两侧。该散热系统能够快速把热量从系统中排出，使FPGA以及整个系统的温度可以迅速下降，并且使系统正面连接器上的接线或者插卡都变得容易而且没有物理干涉，方便了整个系统的组网。
一种芯片散热系统

1
2
3
下一页»
尾页
共 40 条