“上海兆芯集成电路有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果558个，建议您升级VIP下载更多相关专利

[发明专利]图像压缩方法及其装置-CN201910283606.3有效
发明人：刘硕硕;赵永涛;王伟 -专利权人： 上海兆芯集成电路有限公司
申请日： 2019-04-10 - 公布日： 2020-12-08 - 主分类号： H04N19/176 文献下载
摘要：本发明提供一种图像压缩方法及其装置。所述方法包括：取得图像区块，其中图像区块包括多个像素，各像素包括多个通道数据；依据图像区块的图像压缩率定义多个根节点；将各像素的各通道数据划分至前述根节点对应的多个群组中，其中各群组的结构为二叉树；若前述群组中存在空树，将前述群组中的非空树划分为多个子树，并以前述子树取代空树及非空树，以更新群组及根节点；构建各群组的中心值，并决定各群组中的各通道数据的群组索引值；编码各群组的中心值，并将各通道数据以对应的中心值及群组索引值来表征，以压缩各通道数据。
图像压缩方法及其装置

[发明专利]电子装置及其命令数量减少方法-CN202010887217.4在审
发明人：林建明;赵璇 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-08-28 - 公布日： 2020-12-01 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种电子装置及其命令数量减少方法。电子装置包括中央处理器以及协同处理器。中央处理器产生多个原始寄存器设置命令，以便设置协同处理器的至少一个寄存器的至少一个位。所述多个原始寄存器设置命令包括多个第一原始寄存器设置命令，其中所述多个第一原始寄存器设置命令的多个设置目标具有地址连续性。中央处理器融合所述多个第一原始寄存器设置命令，以产生至少一个经融合寄存器设置命令。中央处理器将所述至少一个经融合寄存器设置命令传输给所述协同处理器。因此，中央处理器传输给协同处理器的寄存器设置命令的数量可以被有效减少。
电子装置及其命令数量减少方法

[发明专利]指令的分配方法和处理器-CN202010898333.6在审
发明人：张康康;邹鹏皓;王健斌 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-08-31 - 公布日： 2020-12-01 - 主分类号： G06F9/4401 文献下载
摘要：本公开涉及一种指令的分配方法和处理器，该分配方法包括：根据指令的属性，确定指令的类型；将属于第一类型的指令发送到第一发布队列，并将属于第二类型的指令发送到第二发布队列，所述第一发布队列是基于矩阵结构的发布队列，所述第二发布队列是基于记分板‑内容可寻址内存CAM结构的发布队列；以及执行所述第一发布队列和所述第二发布队列中的指令。
指令分配方法处理器

[发明专利]加速压缩方法以及加速压缩装置-CN201910091399.1有效
发明人：李琳;王峥;李晓阳;齐宗普 -专利权人： 上海兆芯集成电路有限公司
申请日： 2019-01-30 - 公布日： 2020-12-01 - 主分类号： G06F9/38 文献下载
摘要：本发明公开一种加速压缩方法以及加速压缩装置。该加速压缩装置包括预取缓冲器(look‑ahead buffer)、字串匹配处理流水线及控制电路。从数据缓冲器(data buffer)提取的待压缩字串被存储至预取缓冲器。在每个发布周期从所述预取缓冲器并行发布P个实例。当这些实例所对应的P个子字串互为完全相同时，所述控制电路所述P个实例中的一个实例发送至所述字串匹配处理流水线进行匹配操作，而不将所述P个实例中的其余实例发送至所述字串匹配处理流水线。
加速压缩方法以及装置

[发明专利]加速压缩方法以及加速压缩装置-CN201910092001.6有效
发明人：李琳;王峥;李晓阳;齐宗普 -专利权人： 上海兆芯集成电路有限公司
申请日： 2019-01-30 - 公布日： 2020-11-27 - 主分类号： G06F9/38 文献下载
摘要：本发明公开一种加速压缩方法以及加速压缩装置。加速压缩装置包括预取缓冲器(look‑ahead buffer)、字串匹配处理流水线以及控制电路。从数据缓冲器(data buffer)提取的待压缩字串被存储至预取缓冲器。在每个发布周期从所述预取缓冲器并行发布P个实例。当在第一发布周期发布的这些P个实例所对应的P个子字串互为相同时，控制电路将这些P个实例中的第一实例与第二实例的每一个发送至字串匹配处理流水线进行匹配操作，而不发送这些P个实例中的其余实例至字串匹配处理流水线。在第一发布周期后的连续发布周期中，控制电路不发送所述P个实例的每一个至字串匹配处理流水线，直到所述P个实例所对应的所述P个子字串互不完全相同。
加速压缩方法以及装置

[发明专利]模型简化方法-CN202010855118.8在审
发明人：林建明;赵璇;张永友 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-08-24 - 公布日： 2020-11-24 - 主分类号： G06T17/10 文献下载
摘要：本发明提出一种模型简化方法。模型简化方法包括：建构一包围体以包围一模型，其中模型包括至少一基元和多个顶点；以多个顶点的每一个分别作为视点，向至少一渲染面绘制模型和包围体；判断以多个顶点中的一目前顶点作为视点所绘制在至少一渲染面的包围体是否被遮挡，以决定是否将目前顶点标记为一不可见顶点；以及在至少一基元中的一目前基元的所有顶点均被标记为不可见顶点的情况下，从模型中剔除目前基元。由此，模型可以有效地被简化。
模型简化方法

[发明专利]用于调度发布队列中指令的方法及处理器-CN202010869614.9在审
发明人：张康康;王健斌 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-08-26 - 公布日： 2020-11-24 - 主分类号： G06F9/48 文献下载
摘要：本发明提出一种用于调度发布队列中指令的方法及处理器，包括：由一选择逻辑从对应的发布队列分段中选取一最大数量为第一数量的指令；由一过滤器根据由一仲裁器所反馈的一反馈数据判断前一时钟周期的发布指令是否与所选取的指令重复；当上述发布指令与所选取的指令重复时，由上述过滤器丢弃重复的指令并保留一最大数量为第二数量的剩余指令以送至一缓冲器；以及由上述仲裁器决定上述发布队列分段的指令发布数量，并根据上述发布队列分段的上述指令发布数量从上述缓冲器中的上述剩余指令中选出指令来输出以进行发布。由此，大幅减轻了电路速度及发布队列大小的限制，使得指令发布窗口的大小能够被扩大，以增进处理器乱序执行的效能。
用于调度发布队列指令方法处理器

[发明专利]半导体封装-CN202010914544.4在审
发明人：张文远;陈伟政;宫振越 -专利权人： 上海兆芯集成电路有限公司
申请日： 2020-09-03 - 公布日： 2020-11-24 - 主分类号： H01L23/31 文献下载
摘要：本发明公开一种半导体封装。半导体封装包含一基板。半导体封装也包含一半导体管芯，半导体管芯设置于基板之上并电连接于基板。半导体封装还包含一导热结构，导热结构设置于半导体管芯之上。导热结构包含一导热部及与导热部连接的一连接部。导热结构在半导体封装一剖面中被区分为多个导热区域及多个透气区域，且透气区域位于导热区域之间。
半导体封装

[发明专利]具有加速预取请求的独立流水线的处理器高速缓存-CN201710278117.X有效
发明人：邸千力;李伟立 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-04-25 - 公布日： 2020-11-24 - 主分类号： G06F12/0862 文献下载
摘要：一种用于处理器的缓存存储器，包括仲裁器、标签阵列和请求队列。仲裁者在多个存储器访问请求之间进行仲裁并提供所选择的存储器访问请求。标签阵列具有接收所选择的存储器访问请求的第一读取端口，并且具有从预取器接收预取请求的第二读取端口。标签阵列对所选择的存储器访问请求或预取请求所请求的数据是否存储在对应的数据阵列中进行命中或未命中确定。请求队列具有第一写入端口，用于在标签阵列中未命中时接收所选择的存储器访问请求，并且具有第二写入端口，用于在标签阵列中未命中时接收预取请求。额外的读写端口提供了一个独立的独立流水线路径，用于处理预取请求。
具有加速请求独立流水线处理器高速缓存

[发明专利]合并解决重命名尺寸问题的部分写入结果的系统和方法-CN201710491888.7有效
发明人：费晓龙;杨梦晨 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-06-23 - 公布日： 2020-11-24 - 主分类号： G06F9/38 文献下载
摘要：一种处理器，包括具有多个物理寄存器的物理寄存器文件、映射逻辑和合并系统。对于在接收到的程序指令中特定的每个架构寄存器，映射逻辑映射最多的第一最大数量的物理寄存器，并将对应的映射存储在重命名表中。合并系统为需要合并的每个架构寄存器生成合并指令，将每个生成的合并指令插入到程序指令中，以提供经过修改的指令组，并根据采取规则在连续的发布周期中发布修改后的指令组。在一个实施例中，第一最大数量可以是二。
合并解决重命名尺寸问题部分写入结果系统方法

[发明专利]弦波信号产生电路和方法-CN201710594849.X有效
发明人：胡秒;周永奇 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-07-20 - 公布日： 2020-11-24 - 主分类号： H03B28/00 文献下载
摘要：本发明提供了一种弦波信号产生电路。弦波信号产生电路包括延迟单元。延迟单元中包括方波信号输入电路、自振信号输入电路、调节电路以及弦波信号输出电路。方波信号输入电路接收输入方波信号。自振信号输入电路接收输入弦波信号。调节电路调整输入弦波信号的振荡频率。弦波信号输出电路耦接方波信号输入电路以及自振信号输入电路，且根据输入方波信号以及输入弦波信号产生输出弦波信号。
信号产生电路方法

[发明专利]处理器电路及其操作方法-CN201810568756.4有效
发明人：费晓龙 -专利权人： 上海兆芯集成电路有限公司
申请日： 2018-06-05 - 公布日： 2020-11-20 - 主分类号： G06F9/38 文献下载
摘要：本公开提出一种处理器电路及其操作方法。处理器电路包括第一别名队列模块、第二别名队列模块以及模式检测模块。模式检测模块耦接第一别名队列模块以及第二别名队列模块，当第一别名队列模块的存储数据指令的下一循序指令指针值发生匹配，并且第二别名队列模块的存储地址指令的下一循序指令指针值发生匹配时，模式检测模块依据对应于存储数据指令的模式值，来决定加载指令依赖于存储数据指令或存储地址指令。
处理器电路及其操作方法

[发明专利]储存装置数据加解密方法-CN201510733496.8有效
发明人：李凯;薛刚汝;沈昀;李辉 -专利权人： 上海兆芯集成电路有限公司
申请日： 2015-11-02 - 公布日： 2020-11-17 - 主分类号： G06F21/60 文献下载
摘要：本发明公开一种储存装置数据加解密方法，包括：提供一加解密引擎，所述加解密引擎为硬件；自写入指令解析出写入指令信息，并将写入数据与所述写入指令信息传递至该加解密引擎；以及经由该加解密引擎将一硬盘密钥与所述写入指令信息组合，以便加密所述写入数据，并将加密后的所述写入数据透过一通讯端口写入一储存装置。
储存装置数据解密方法

[发明专利]具有近端数据处理引擎的芯片组-CN201710516312.1有效
发明人：李晓阳;齐宗普;王峥;胡迪;刘彦亮 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-06-29 - 公布日： 2020-11-17 - 主分类号： G06F15/78 文献下载
摘要：具近端数据处理引擎的芯片组，以该近端数据处理引擎进行指令转换，以产生输入输出端口指令，操作连接该芯片组的外围设备。该芯片组还包括流量控制模块，将该芯片组所接收的关于该外围设备的操作要求导向该近端数据处理引擎，以转换成上述输入输出端口指令。近端数据处理引擎用于实现文件系统、或数据库加速、或应付远程直接存储器存取封包。
具有数据处理引擎芯片组

[发明专利]数字电子装置设计调整方法以及服务器-CN201710076014.5有效
发明人：林哲民;李冰;辛玲;杨帅 -专利权人： 上海兆芯集成电路有限公司
申请日： 2017-02-13 - 公布日： 2020-11-13 - 主分类号： G06F30/30 文献下载
摘要：数字电子装置设计调整方法以及服务器。该方法对一数字电子装置设计分析数据保持时间特征集，获取保持时间违例的多条路径。该方法更遍历保持时间违例的所述保持时间违例的多条路径，以对所述保持时间违例的多条路径各自收集多类型的变量数据。根据所收集的所述保持时间违例的多条路径的多类型的变量数据，评估出保持时间违例的关键变量，并针对上述关键变量调整该数字电子装置设计，优化数据保持时间。
数字电子装置设计调整方法以及服务器