|
|
钻瓜专利网为您找到相关结果 1969个，建议您 升级VIP下载更多相关专利
- [发明专利]时钟数据恢复电路以及串行接收机-CN202210097853.6有效
-
舒芋钧
-
高澈科技（上海）有限公司
-
2022-01-27
-
2023-04-25
-
H04L7/00
- 本发明公开了一种时钟数据恢复电路以及串行接收机。其中，时钟数据恢复电路包括第一时钟数据恢复单元、第二时钟数据恢复单元以及相位插值器。第一时钟数据恢复单元用于采集ADC的高位量化数据，并对所述高位量化数据进行处理，得到待调整的第一采样时刻相位；第二时钟数据恢复单元用于采集ADC经过数字校准和均衡处理的数据，并对所述数据进行处理，得到待调整的第二采样时刻相位；相位插值器用于根据第一采样时刻相位第二采样时刻相位的波动幅度更新ADC的采样时钟相位，融合了第一时钟数据恢复单元的迭代结果和第二时钟数据恢复单元的迭代结果，不仅降低了时钟数据恢复电路的环路延迟，同时保证了时钟数据恢复电路的稳定性。
- 时钟数据恢复电路以及串行接收机
- [发明专利]位级模式重定时器-CN202210677397.2在审
-
林有为;林益生;陈南渊
-
达尔科技股份有限公司
-
2022-06-15
-
2023-04-21
-
H04L7/00
- 本发明公开重定时器电路系统、系统及方法的一些实例。在一些实施方案中，时钟数据恢复电路系统耦合在接收器与发射器之间。所述时钟数据恢复电路系统经配置以：从与所述接收器相关联的输入数据信号提取数据分量，将所述数据分量提供到所述发射器，及产生相位控制信号。相位内插器电路系统与所述时钟数据恢复电路系统耦合。所述相位内插器电路系统包含相位内插器，所述相位内插器经配置以：接收所述相位控制信号，基于所述相位控制信号产生输出时钟信号，及将所述输出时钟信号提供到所述发射器以跟踪所述数据分量的数据分组。
- 模式定时器
- [发明专利]一种抗干扰通信方法及通信系统-CN202211643162.8在审
-
屈代明
-
华中科技大学
-
2022-12-20
-
2023-04-14
-
H04L7/00
- 本发明公开了一种抗干扰通信方法及通信系统，网关选定下行频点发射下行数据，所述下行数据包括帧同步信号和数据信号，其中，所述帧同步信号包括两段相同的子同步信号，所述两段相同的子同步信号在发送时间上存在时间差且在发送频率上存在频率差，不同的时间差‑频率差组合对应不同的SyncBits信息，所述SyncBits信息用于指示终端向网关发送上行数据的时间和上行频点。采用本发明技术方案，当网关为避免干扰而调整工作频点或时间时，能够及时通知终端，从而使双方能够同步调整，在避免干扰的同时准确接收到对方发射的信号。
- 一种抗干扰通信方法系统
- [发明专利]一种低时延的部分迭代盲符号同步方法-CN202111177156.3有效
-
贺俊文
-
四川安迪科技实业有限公司
-
2021-10-09
-
2023-04-11
-
H04L7/00
- 一种低时延的部分迭代盲符号同步方法，包括：将突发信号帧的全部信号样本输入符号同步模块，在此过程中，并行执行：将突发信号帧的全部信号样本送入缓存；从输入信号样本中选择并复制一段信号样本子序列，并将其送入迭代定时偏差估计器；当信号样本子序列被全部送入迭代定时偏差估计器后，启动迭代定时偏差估计；判断N次迭代定时偏差估计运算是否完成，若是，则将当前估计值作为定时偏差的最终估计结果输出；若否，则继续执行迭代定时偏差估计运算；当N次迭代定时偏差估计运算完成后，将最终的估计结果和缓存的突发信号帧送入定时偏差修正器，进行定时偏差修正。该方法具有良好的同步性能及较低的处理时延。
- 一种低时延部分迭代盲符号同步方法
- [实用新型]一种频率同步精度检测电路及系统-CN202223346859.7有效
-
崔杰龙
-
四川创智联恒科技有限公司
-
2022-12-14
-
2023-04-07
-
H04L7/00
- 本实用新型公开了一种频率同步精度检测电路及系统，其电路包括PHY芯片、FPGA、锁相环、TCXO、TDC模块、开关和R分频器；PHY芯片将1588报文和syncE时钟信号分别传输至FPGA和R分频器；FPGA内部处理1588报文并调整时钟信号输送至锁相环和TDC模块；R分频器将syncE时钟信号进行分频，并将分频后的时钟信号传输至TDC模块；TDC模块将FPGA传输的时钟信号与R分频器传输的时钟信号进行对比处理，并将R分频器传输的时钟信号传输至开关，开关将信号传输至锁相环；锁相环根据结果选择时钟信号参考源；TCXO与所述锁相环相连接，为锁相环提供系统时钟。本实用新型可及时规避syncE质量下降带来的通信问题，避免对用户体验造成不良影响，增强系统的健壮性。
- 一种频率同步精度检测电路系统
|
