“H01L21/58”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果244个，建议您升级VIP下载更多相关专利

[发明专利]封装栅格阵列元件的改进工艺-CN02140513.1无效
发明人：曹用信 -专利权人：曹用信
申请日： 2002-07-05 - 公布日： 2004-01-07 - 主分类号： H01L21/58 文献下载
摘要：一种将传统的同时进行表面安装(SMT)元件与球形栅格阵列(BGA)元件的锡膏印刷工艺改为分别进行并使用不同的工艺。本发明的工艺包含：将一膏状助焊剂印刷或注射于电路板上对应于BGA元件的焊垫上，其中该膏状助焊剂不含锡球或其它形式的焊接用焊锡；将一锡膏印刷于该印刷模版上对应于SMT元件的焊垫上；以及回焊该BGA元件和SMT元件于电路板的焊垫上。本发明另外包含以上述工艺所制造的电子装置。
封装栅格阵列元件改进工艺

[发明专利]树脂密封型半导体装置及使用的芯片焊接材料和密封材料-CN01816599.0有效
发明人：蔵渕和彦;铃木直也;安田雅昭;河田达男;酒井裕行;川澄雅夫 -专利权人：日立化成工业株式会社
申请日： 2001-09-28 - 公布日： 2004-01-07 - 主分类号： H01L21/58 文献下载
摘要：本发明是一种树脂密封型半导体装置，其特征在于，具备：具有芯片焊接底板和内引线的引线框架，通过芯片焊接材料设置在上述芯片焊接底板上的半导体芯片，和密封上述半导体芯片和引线框架的密封材料。将25℃时的密封材料的挠曲强度设为σb(MPa)、密封材料相对于焊锡安装峰值温度下的内引线和芯片焊接底板的的剪切应变能分别设为Ui(N·m)、Ud(N·m)时，固化后的芯片焊接材料和密封材料的特性满足以下式(1)、式(2)、式(3)：σe≤0.2×σb式(1)、Ui≥2.0×10^－6×σei式(2)、Ud≥4.69×10^－6×σed式(3)。其中，σe＝(1/log(Kd₁))×Ee₁×(αm－αe₁)×ΔT₁式(4)、σei＝Ee₂×(αe₂－αm)×ΔT₂式(5)、σed＝log(Kd₂)×Ee₂×(αe₂－αm)×ΔT₂式(6)。Kd₁：25℃时的芯片焊接材料的弯曲弹性系数Ed₁(MPa)相对于弹性系数1MPa的比(Ed₁＞1MPa)；Kd₂：焊锡安装时的峰值温度下芯片焊接材料的弯曲弹性系数Ed₂(MPa)相对于弹性系数1MPa的比(Ed₂＞1MPa)；Ee₁：25℃下密封材料的弯曲弹性系数(MPa)；Ee₂：焊锡安装时峰值温度下密封材料的弯曲弹性系数(MPa)；αe₁：由半导体装置的成形温度至25℃时的密封材料的平均热膨胀系数(1/℃)；αe₂：由半导体装置的成形温度至焊锡安装时的峰值温度下的密封材料的平均热膨胀系数(1/℃)；αm：引线框架的热膨胀系数(1/℃)；ΔT₁：半导体装置的成形温度与温度循环时的低温侧温度的差(℃)；ΔT₂：半导体装置的成形温度与焊锡安装时峰值温度的差(℃)。
树脂密封半导体装置使用芯片焊接材料密封材料

[实用新型]倒装片式封装内存芯片的结构-CN02288212.X无效
发明人：谢铁琴 -专利权人：华腾微电子（上海）有限公司
申请日： 2002-12-11 - 公布日： 2003-12-10 - 主分类号： H01L21/58 文献下载
摘要：本实用新型涉及内存芯片的封装结构，特别涉及一种利用Flipchip技术封装内存芯片的倒装片式封装内存芯片的结构。解决了已有的内存芯片封装中存在的封装不够紧致、散热效果不佳、占用印刷电路板面积较大等缺陷。技术解决方案是：倒装片式封装内存芯片的结构，包括内存芯片和印刷电路板，其特征是：内存芯片与印刷电路板之间采用倒装片式连接。内存芯片表面长出的凸块通过导电材料与印刷电路板连接，该导电材料为Sn63/Pb37共晶锡膏。内存芯片与印刷电路板之间充满填充物。倒装片式的封存结构主要用于各类芯片的封存。
倒装封装内存芯片结构

[发明专利]表面粘着型整流二极管及其制作方法-CN99109757.2有效
发明人：黄文彬 -专利权人：黄文彬
申请日： 1999-07-12 - 公布日： 2003-11-12 - 主分类号： H01L21/58 文献下载
摘要：本发明公开了一种表面粘着型整流二极管的制作方法，在两相对的上端子与下端子间置设有电子晶片，并在外表塑模成型绝缘体层，使绝缘体层外表形成微小凸粒物，于绝缘体层两侧涂接导电层，将导电层予以烘烤干燥，使导电层与绝缘体层结合，通过切刀等距将结合的绝缘体层与导电层切割，再于两侧边的导电层外再电镀一层导电物质，形成保护层，使导电层外层有硬质的保护层。它可降低成本、减少产品不良率、省时、省工、减小体积。
表面粘着整流二极管及其制作方法

[发明专利]半导体晶片的封装方法及其成品-CN99101870.2无效
发明人：沈明东 -专利权人：沈明东
申请日： 1999-02-03 - 公布日： 2003-10-29 - 主分类号： H01L21/58 文献下载
摘要：本发明涉及一种半导体晶片的封装方法及其成品，包括以下的步骤：提供一电路板单元，其底表面上形成凹室，顶表面上形成与凹室连通的槽沟与黏接垫，电路板单元两侧黏接垫处具有定位槽沟；晶片嵌入电路板单元凹室内；黏接导线将晶片黏接垫与电路板单元黏接垫电气连接；将导线架接脚的一端置于电路板单元对应的定位槽沟内，导线架接脚透过黏接层与电路板单元两侧对应的黏接垫电气连接；以胶质材料包封该电路板单元及导线架的一部份。
半导体晶片封装方法及其成品

[发明专利]安装半导体晶片在具电路轨迹基板的方法及其制成的产品-CN99120733.5无效
发明人：沈明东 -专利权人：沈明东
申请日： 1999-09-24 - 公布日： 2003-10-29 - 主分类号： H01L21/58 文献下载
摘要：一种安装半导体晶片在具电路轨迹基板的方法及其产品，是在一布设有电路轨迹的可透光玻璃基板上形成有多个粘接垫的粘接垫安装表面，并至少有一个具有第一、二粘接表面的绝缘胶带层，绝缘胶带层对应于粘接垫的触点容置空间内容置有导电触点，一半导体晶片的粘接垫安装表面与第二粘接表面加热粘接，数粘接垫与导电触点加热粘接。由于第二粘接表面的粘胶熔点较导电触点低，可先熔接粘接垫安装表面，借此将导电触点密封在触点容置空间内。达到降低成本、提高合格率、降低产品厚度、提高导电触点可靠度、及延长产品寿命的效果。
安装半导体晶片电路轨迹方法及其制成产品

[发明专利]元件安装管理方法、安装检查装置及安装系统-CN03110470.3无效
发明人：上田阳一郎;市原胜;佐藤大资;高野健 -专利权人：松下电器产业株式会社
申请日： 2003-04-14 - 公布日： 2003-10-29 - 主分类号： H01L21/58 文献下载
摘要：一种元件安装管理方法，所述元件安装管理方法系利用小型元件安装装置(12)，将芯片元件安装在赋予基板上的糊浆状焊料上，并用安装检查装置(13)检查安装状态。在此安装系统中，在安装检查装置(13)对不存在芯片元件的情况进行确认的场合，首先，确认在焊料上是否存在芯片元件的安装痕，并对确认结果和成为缺陷品的芯片元件进行安装的安装喷嘴(452)进行特别指定。然后，将确认结果向小型元件安装装置(12)的控制器(41)进行发送，根据确认结果、控制器(41)从数据库(431)选择取得处理信息，且显示在显示器(451)上。
元件安装管理方法检查装置系统

[发明专利]微电子电路的空腔型封装方法-CN02107707.X无效
发明人：黄飞明;李宗亚 -专利权人：美新半导体(无锡)有限公司
申请日： 2002-03-18 - 公布日： 2003-10-01 - 主分类号： H01L21/58 文献下载
摘要：一种在印制电路板上封装微电子电路芯片的方法，包括以下步骤：在印制电路板上进行芯片装片和键合；将带有透气孔的管帽粘接在印制电路板上；或将管帽粘接在带有透气孔的印制电路板上；密封所述的透气孔。利用本发明的方法，封装成品率高，生产效率高，可实现一种低成本的空腔型封装。
微电子电路空腔封装方法

[发明专利]电子元件装置用粘接剂-CN02157498.7无效
发明人：竹村贤三;渡边伊津夫;永井朗;渡边治;小岛和良;中祖昭士;山本和德;靍义之;稻田祯一;岛田靖 -专利权人：日立化成工业株式会社
申请日： 1997-11-04 - 公布日： 2003-09-10 - 主分类号： H01L21/58 文献下载
摘要：在把半导体芯片10装配到装配基板20上的装置中，对玻璃环氧树脂两面贴铜层压板21的表面，施行电路加工32和内层粘接处理，接着，把带铜箔的环氧树脂粘接膜冲压叠层粘接到上述内层电路表面上，在它上面开贯通孔，施行无电解镀铜，用去掉(subtract)法进行的外层电路加工31和33，及涂敷焊锡，得到装配基板20。用粘接剂膜40把半导体芯片的突出电极11和装配基板连接起来。其中在与粘接后的阶段相当的硬化后的40℃下，粘接剂的存储弹性模量为100～4000MPa。
电子元件装置用粘接剂

[发明专利]半导体器件及其制造方法-CN03104123.X无效
发明人：本多广一 -专利权人：恩益禧电子股份有限公司
申请日： 2003-02-14 - 公布日： 2003-08-27 - 主分类号： H01L21/58 文献下载
摘要：本发明涉及半导体器件的制造方法。在所述方法中，由铝或铜组成的深腐蚀层形成在基底基板上，并在深腐蚀层上制备多层布线板。之后，在不腐蚀多层布线板和基底基板的条件下腐蚀深腐蚀层，以便将基底基板与多层布线板分开。因此，可以重复使用基底基板。
半导体器件及其制造方法

[发明专利]用于焊料结合中焊料扩散控制的方法和装置-CN01809906.8无效
发明人：施蒂芬·伊丽莎白·安娜·雷德克;弗朗兹·迈克·安娜斯塔休斯·哥特斯 -专利权人：卡森(亚洲)有限公司
申请日： 2001-05-23 - 公布日： 2003-07-23 - 主分类号： H01L21/58 文献下载
摘要：一种改进的模片放置和结合装置，带有用于将模片固定到引导架的指定表面上的扩散控制。装置包含一个带有校正机构的结合架和一个模片放置机构。框架具有和底部一起定义了其中预定区域的周边侧壁，预定区域的尺寸大于模片的尺寸。侧壁用来在它被放置在引导架的指定表面上时提供焊料液体紧固密封。校正机构连接到框架，并允许框架在被降低到指定表面上之前相对于引导架进行适当校正。模片放置机构用来将模片传送和放置在引导架上的侧壁之内的液体焊料上。
用于焊料结合扩散控制方法装置

[发明专利]以倒装片形式在基片上安装半导体芯片的装置-CN01130384.0无效
发明人：鲁迪·格鲁特;多米尼克·哈特曼 -专利权人： ESEC贸易公司
申请日： 2001-11-22 - 公布日： 2002-12-11 - 主分类号： H01L21/58 文献下载
摘要：一种用于在基片(2)上以倒装片形式安装半导体芯片(1′)的装置,该装置包括用于倒转半导体芯片(1′)的倒转设备(6)。该倒转设备(6)构成一个由支撑架(10),第一和第二旋臂(11,12)及连接臂(13)组成的平行四边形结构(10,11,12,13)。在连接臂(13)上设置有一个芯片抓爪器(16)。驱动系统(15,18,19)使得所述平行四边形结构(10,11,12,13)来回移动,这种来回移动在所述芯片抓爪器(16)接收半导体芯片(1′)的第一限制位置和该芯片抓爪器(16)在基片(2)上安装半导体芯片(1′)的第二限制位置之间进行。
倒装形式基片上安装半导体芯片装置

[发明专利]半导体装置的制造方法-CN97110389.5无效
发明人：佐藤寿巳江;大森纯 -专利权人：东芝株式会社
申请日： 1997-04-24 - 公布日： 2002-10-09 - 主分类号： H01L21/58 文献下载
摘要：本发明揭示了一种半导体装置的制造方法，包括将对应于树脂封止部开有多个孔的粘合剂片(1)粘到芯片接连排列的基板(4)上，然后一起冲切基板(4)与粘合剂片(1)。本发明解决了已有粘合方法中，从粘合剂片中切出粘合剂，然后贴到从树脂封装的半导体芯片基板上切出的单体半导体模块上，粘合半导体模块与支承基板的方法中由于粘合剂又小又薄造成的操作困难和难于位置对准、作业费时等问题。
半导体装置制造方法

[发明专利]高准确度及灵敏度霍尔感测元件及集成电路的封装方法-CN01104102.1无效
发明人：林逸彬;吴慧娥 -专利权人：安普生科技股份有限公司
申请日： 2001-02-16 - 公布日： 2002-09-18 - 主分类号： H01L21/58 文献下载
摘要：本发明是一种霍尔感测元件的封装方法,此霍尔感测元件的封装结构包含一基板;一具有霍尔感测元件的集成电路板,且集成电路板是以胶合方式设置于该基板上;以及一封装盖,其内部中空有一开口面,将集成电路板遮盖固于其中。利用盒式封装的方式取代传统的封胶制程,故可大幅降低封胶与霍尔感测元件表面间所产生的应力,可大幅降低霍尔感测元件中的压电效应,其磁场感应的霍尔电压偏移度而大幅降低,进而增进霍尔感测元件的准确度。
准确度灵敏度霍尔元件集成电路封装方法

[发明专利]接合头及部件安装装置-CN02101750.6无效
发明人：细谷直人;大野修治;西川英信;前野光男;那须博 -专利权人：松下电器产业株式会社
申请日： 2002-01-17 - 公布日： 2002-08-28 - 主分类号： H01L21/58 文献下载
摘要：一种接合头,具有倾斜防止构件129,能够防止相对于支承部111的按压部110的倾斜,将按压面130a和载置面16a设定为近似平行状态。因此,相对于接合台16,能够以比现有的平行度更高的平行度设置所述按压面,能够以较高的接合质量来接合部件和电路形成体。
接合部件安装装置