[发明专利]一种PXIe总线系统定时模块设计的方法

说明书

本发明属于的同步触发技术领域；公开了一种PXIe总线系统定时模块设计的方法。所述电源模块，将背板供给的电压12V转换为整个模块需要使用的电压；所述时钟模块，将外部时钟引入机箱实现同步功能；所述触发模块，作用是提供符合PXIe规范的触发信号实现触发功能，用以解决现有的PXIe机箱高可靠性同步触发的问题。

技术领域

本发明属于的同步触发技术领域；具体涉及一种PXIe总线系统定时模块设计的方法。

背景技术

在航空、航天和精密仪器测试等领域中，整体测试系统通常所需同时监控的I/O十分庞大，所需处理的测试数据也相当复杂，因此，单一模块仪器已不能满足复杂的数据采集和处理，多模块协调配合处理显得尤为重要，PXIe总线技术中系统定时模块为多模块之间的协同合作提供了可能。在PXI系统中，机箱内部利用背板上路由的10MHz时钟和星型触发器提供的星型触发线可以实现机箱内部的同步触发，但是这具有一定的局限性，它的同步触发精度相较于PXIe中定义的差分时钟和触发信号并不高，并且仅限于单个机箱内各个模块，不适用于多机箱同时工作的测试场景。随着技术的发展，PXI将PCIe总线技术引入到PXI标准中，相应地制定了PXIe(PCI Express eXtensions for Instrumentation)总线规范，PXIe硬件规范中新定义的系统定时模块很好地解决了PXIe机箱中多模块实现高精度同步触发的问题，本方法基于PXIe规范，设计一款符合PXIe硬件规范的系统定时模块。本方法设计了4路PCIe链路通过背板与系统控制器通信，设计的系统定时模块能提供高精度时钟和高精度的差分触发信号，能够实现PXIe系统中各外设模块同步触发的功能，并且如果考虑二次开发，该方法还能实现多机箱同步触发功能。

该方法的特点主要有：

1)、采用高精度的晶振生成10MHz的板载时钟，该时钟一方面供给板载FPGA使用，另一方面可以通过时钟输出电路输出，作为其他机箱的外部时钟输入，保证了时钟的同源，该方法也设计了相应的外部时钟输入电路以保证可以接收外部时钟；

2)、接收来自主控制器的触发命令，满足不同精度的触发方式，可利用PXI_TRIG、PXI_STAR和PXIe_DSTAR三种触发线实现不同精度的触发，该触发也可以通过SMB连接器提供给外部需要触发的机箱，保证触发的同源，该方法也设计了相应的外部触发输入电路以保证可以接受外部触发；

3)、利用Verilog HDL对FPGA进行编程可实现PXIe系统中单机箱或多机箱内各个模块的同步触发。

发明内容

本发明提供了一种PXIe总线系统定时模块设计的方法，用以解决现有的PXIe机箱高可靠性同步触发的问题。

本发明通过以下技术方案实现：

一种PXIe总线系统定时模块设计的方法，所述定时模块包括电源模块、时钟模块和触发模块；

所述电源模块，将背板供给的电压12V转换为整个模块需要使用的电压；

所述时钟模块，作用是将外部时钟引入机箱实现同步功能；

所述触发模块，作用是提供符合PXIe规范的触发信号实现触发功能。

一种PXIe总线系统定时模块设计的方法，所述电源模块包括定时模块；所述定时模块包括FPGA、控制器、XP4、XP3、TP1、TP2、电源模块、10MHz晶振、外部时钟输入、触发输入和触发输出；

所述FPGA分别与控制器、电源模块、10MHz晶振、外部时钟输入、触发输入和触发输出相连接，所述FPGA分别通过双向电压转换与XP4、XP3、TP1和TP2相连接；

所述FPGA通过4路PCIe链路接收到主控制器的命令后，根据命令将板载的10MHz时钟或外部给入的10MHz时钟通过PXI_CLK10_IN引脚给到背板。