[发明专利]一种测量全数字锁相环小数相位误差的时间数字转换器

权利要求书

1.一种测量全数字锁相环小数相位误差的时间数字转换器，其特征在于：基于缓冲延时链和游标延时链的级联结构，包括核心量化单元和译码单元，核心量化单元包括第一级缓冲延时链量化单元、多路延时链、中间级时间偏差选择单元和第二级游标延时链量化单元；译码单元包括伪温度计码到二进制码的译码器、逻辑运算单元和周期归一化单元；

第一级缓冲延时链量化单元用于获得时间偏差的粗量化结果，设有两个输入端和三个输出端，两个输入端IN1和IN2分别连接数控振荡器反馈信号HCLK和参考时钟信号FREF，第一级缓冲延时链量化单元包括由依次连接的k级缓冲延时单元构成的缓冲延时链以及与每一级缓冲延时单元匹配对应的一个上D触发器和一个下D触发器，其中第一级缓冲延时单元对应的上D触发器和下D触发器分别为结构不同的上升沿D触发器和下降沿D触发器，其余级缓冲延时单元对应的上D触发器和下D触发器均为结构相同的上升沿D触发器；通过k级缓冲延时单元对参考时钟信号FREF进行延时，每一级缓冲延时单元输出的延时信号为Di(i＝1,2,3,…,k)，每一级缓冲延时单元的延时时间即为第一级缓冲延时链量化单元的分辨率t_buf，k*t_buf1T_HCLK；通过第一级的上升沿D触发器和下降沿D触发器将紧随参考时钟信号FREF上升沿之后的数控振荡器反馈信号HCLK的上升沿DH_out和下降沿DL_out提取出来，利用DH_out和DL_out对延时信号Di(i＝1,2,3,…,k)通过第二级～第k级的上、下两个D触发器进行采样，分别得到采样结果即量化结果{Q1_rk:2}和{Q1_fk:2}；第一级缓冲延时链量化单元的输出端OUT1为第二级到第k-1级延时器每一级的输出信号Di(i＝2,3,…,k-1)和提取出的HCLK的上升沿DH_out和下降沿信号DL_out共k路信号{Dk-1:2,DH_out，DL_out}，第一级缓冲延时链量化单元的输出端OUT2、OUT3分别输出量化结果{Q1_rk:2}和{Q1_fk:2}；

多路延时链用于将第一级缓冲延时链量化单元输出端OUT1输出的k路信号在后级中间级时间偏差选择单元的选通信号有效后到达中间级时间偏差选择单元的多路选择器，实现正确的选通功能；多路延时链的输入端IN1连接第一级缓冲延时链量化单元的输出端OUT1，接受k路信号{Dk-1:2,DH_out，DL_out}，多路延时链的输出端OUT4输出延时后的k路信号{Dk-1:2,DH_out，DL_out}_delay；

中间级时间偏差选择单元用于在固定选通信号Fixed_SEL_rk:1和Fixed_SEL_fk:1以及选通信号SEL_rk:1和SEL_fk:1的作用下，分别把DHout和DL out信号以及上升沿紧随其后的延时信号Di(i＝2,3,…,k-1)提取出来得到FCLK2_r和FCLK2_f以及FCLK1_r和FCLK1_f送入第二级游标延时链量化单元，中间级时间偏差选择单元包括Dummy多路选择器和多路选择器两个部分，两者结构相同，Dummy多路选择器的作用是保证任一路Di(i＝2,3,…,k-1)信号经过选通信号SEL_rk:1和SEL_fk:1选通之后，DH_out和DL_out通过固定选通信号Fixed_SEL_rk:1和Fixed_SEL_fk:1的Dummy多路选择器能够经历相同的延时输出；Dummy多路选择器包括Dummy多路选择器-R和Dummy多路选择器-F，多路选择器包括多路选择器-R、多路选择器-F，Dummy多路选择器-R的输入端R3、多路选择器-R的输入端R1、Dummy多路选择器-F的输入端F3和多路选择器-F的输入端F1同时连接多路延时链的输出端口OUT4，Dummy多路选择器-R的控制端C2连接固定选通信号Fixed_SEL_rk:1，Dummy多路选择器-F的控制端C4连接固定选通信号Fixed_SEL_fk:1，选通信号SEL_rk:1连接多路选择器-R的控制端C1，选通信号SEL_rk:1连接多路选择器-F的控制端C3，Dummy多路选择器-R的输出端R4、多路选择器-R的输出端R2、Dummy多路选择器-F的输出端F4和多路选择器-F的输出端F2分别输出信号FCLK2_r、FCLK2_f、FCLK1_r和FCLK1_f给第二级游标延时链量化单元；

第二级游标延时链量化单元包括结构相似的第二级游标延时链量化单元-R和第二级游标延时链量化单元-F分别用于FREF和DH_out、DL_out信号之间时间偏差粗量化产生的时间误差的细量化，第二级游标延时链量化单元-R和第二级游标延时链量化单元-F，每个单元中均包含A、B两路缓冲延时链，其中缓冲延时链A包含h级缓冲延时单元A，缓冲延时链B包含h级缓冲延时单元B，每级缓冲延时单元A、B的延时时间分别为t_buf2、t_buf3，第二级游标延时链量化单元的分辨率为A、B两路缓冲延时链的单位延时差，即t_buf3-t_buf2，测量范围为h*(t_buf3-t_buf2)，满足条件h*(t_buf3-t_buf2)t_buf1，时间数字转换器的分辨率即为t_buf3-t_buf2，测量范围为k*t_buf1，K_res是第一级缓冲延时链量化单元和第二级游标延时链量化单元的分辨率比例因子，通过复用第二级游标延时链量化单元-R实现，第二级游标延时链量化单元-R的两个输入端IN5和IN6分别连接中间级时间偏差选择单元的输出信号FCLK1_r和FCLK2_r，第二级游标延时链量化单元-F的两个输入端IN8和IN9分别连接中间级时间偏差选择单元的输出信号FCLK1_f和FCLK2_f，第二级游标延时链量化单元-R的输入端IN7和第二级游标延时链量化单元-F的输入端IN10均连接参考时钟信号FREF，第二级游标延时链量化单元-R的输出端OUT5和第二级游标延时链量化单元-F的输出端OUT6输出细量化结果给伪温度计码到二进制码的译码器；

伪温度计码到二进制码的译码器的输入端DIN1和DIN2分别连接第一级缓冲延时链量化单元的输出端OUT2和OUT3，输入端DIN3和DIN4分别连接第二级游标延时链量化单元-R输出端OUT5和第二级游标延时链量化单元-F输出端OUT6，伪温度计码到二进制码的译码器的输出端DOUT1、DOUT2和DOUT3分别输出通过伪温度计码到二进制码的译码器译码得到FREF上升沿与紧随其后的HCLK上升沿、下降沿之间的时间偏差粗量化译码结果DT_r、DT_f和比例因子K_res，输出端DOUT6、DOUT7分别输出选通信号SEL_rk:1和SEL_fk:1分别连接多路选择器-R的控制端C1和多路选择器-F的控制端C3；输出端DOUT4和DOUT5分别输出时间误差细量化译码结果dt_r和dt_f；

逻辑运算单元包括三个乘法器和两个加法器，其中二个乘法器和两个加法器分别对伪温度计码到二进制码的译码器输出端DOUT1、DOUT2、DOUT3、DOUT4和DOUT5输出的信号进行逻辑运算并经周期归一化单元处理后再经过一个乘法器得到最终的小数相位误差的量化结果ε。