[发明专利]通信系统

说明书

本公开涉及一种通信系统，所述系统包括第一组件、第二组件及至少一个第三组件，第二组件与第一组件之间通过第一SPI线路通信，第一组件与至少一个第三组件之间通过至少一个第二SPI线路通信，第二组件通过第一SPI线路发送跨芯片通信开始指示到第一组件后，第一组件建立所述第一SPI线路与所述第二SPI线路的连接关系，使得第二组件通过SPI通信直接对第三组件进行写操作或读操作，第三组件在通过SPI通信接收到第二组件的读数据指令的情况下，直接发送目标数据到第二组件。本公开可以缩短第二组件与第三组件的收发通信时间，可以高效率的实现跨芯片直连通信，且操作简便，成本较低。

技术领域

本公开涉及通信技术领域，尤其涉及一种通信系统。

背景技术

在双芯片级联应用中，针对上位机芯片向两个级联下位机芯片写入同样数据的需求(如下载程序代码)，如图1所示，相关技术通常的做法是：上位机先写数据到下位机芯片/级联主芯片存储区，完成写数据到主芯片，然后再由级联主芯片操控级联芯片间的通信，读取存储区数据写入级联从芯片，完成写数据到从芯片，针对上位机芯片从级联的从机芯片读取数据的需求，相关技术通常的做法是：上位机与主芯片通信，通过第一个通信连接发送读取从芯片数据请求给主芯片，主芯片接收读取从芯片数据请求后，再通过第二个通信连接通信，发送读取从芯片数据请求给从芯片，让从芯片准备好读取数据发送，主芯片通过第二个通信连接通信，发送读操作，读取从芯片数据，存在主芯片存储，上位机确定主芯片读取数据完成后，再发送读操作，读取存在主芯片存储的从芯片数据。

相关技术中，上位机与下位机从芯片通信需要经过主芯片存储后，再中转传输给从芯片，需要消耗2倍时间，并需要多级操作，可见，相关技术存在耗时长、效率低、操作麻烦等问题。

发明内容

有鉴于此，本公开提出了一种通信系统，所述系统包括第一组件、第二组件及至少一个第三组件，所述第一组件与所述第二组件之间通过第一串行外设接口SPI线路通信，所述第一组件与所述至少一个第三组件之间通过至少一个第二SPI线路通信，其中，

所述第二组件用于发送SPI通信信息，所述SPI通信信息用于对所述第二组件及所述第三组件写入数据或仅对所述第三组件读数据或写数据；

所述第一组件用于：接收所述第二组件发送的SPI通信信息，在所述SPI通信信息中包括跨芯片通信开始指示的情况下，建立所述第一SPI线路与所述第二SPI线路的连接关系，以使得所述第二组件建立与所述第一组件及所述第三组件的直接SPI连接；

所述第三组件用于：通过所述第二SPI线路直接接收所述第二组件发送的SPI通信信息，在所述SPI通信息中包括读数据指令的情况下，发送目标数据。

在一种可能的实施方式中，所述第三组件发送所述目标数据相较于所述第二组件接收所述目标数据提前N/2个时钟周期，其中，N为整数。

在一种可能的实施方式中，所述SPI通信信息包括SPI时钟信号及片选信号，所述第三组件还用于：

在接收到所述片选信号时，发送所述目标数据的第一个比特，从所述SPI时钟信号的第一个下降沿开始，在所述SPI的时钟信号的下降沿发送所述目标数据其余数据位。

在一种可能的实施方式中，所述第二组件还用于：

在发送所述SPI通信信息的时钟信号后的第一个上升沿开始接收所述目标数据，

其中，所述SPI时钟信号的半周期时长大于或等于所述SPI通信信息的下行信号延迟时间、所述目标数据上行延迟时间及所述第二组件获取所述目标数据时的采样建立时间之和。

在一种可能的实施方式中，所述SPI通信信息包括SPI时钟信号及片选信号，

所述第三组件还用于：从所述SPI时钟信号的第一个上降沿开始，发送所述目标数据；