[发明专利]去加重式连续时间线性均衡器架构

说明书

本发明实施例公开了一种去加重式连续时间线性均衡器架构，包括：均衡器主电路，包括主输入接口、主输出接口、副输入接口以及副输出接口，均衡器主电路用于将从主输入接口输入的第一差分信号进行第一均衡处理以输出第二差分信号至副输出接口；去加重电路，连接均衡器主电路的副输入接口和副输出接口，包括滤波器和与滤波器连接的放大器，去加重电路用于将由副输出接口输入的第二差分信号进行第二均衡处理以输出第三差分信号至副输入接口，由均衡器主电路基于第一差分信号和第三差分信号从主输出接口输出第四差分信号。本发明公开的去加重式连续时间线性均衡器架构，能提高峰化能力、弥补信道损失，且具有低成本的特点。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种去加重式连续时间线性均衡器架构。

背景技术

目前，均衡器是用于高速通信电路系统中补偿传输信道损耗，恢复失真信号，改善眼图质量的技术。连续时间线性均衡器(Continuous Time Linear Equalizer，CTLE)是通信系统的核心器件之一。以光通信系统中的接收端(receiver,Rx)为例，在信号传输过程中，Rx中的接收前端：跨阻放大器和主放大器将来自光电二极管的微小电流信号放大为较大的电压信号V_TIA，作为CTLE的输入信号。在传输信道和跨阻放大器中，由于存在寄生电容，趋肤效应等非理想因素，传输的信号会受到较大的传输损失，而且信道越长，损失会越大。但是在CTLE中，通过一系列的峰化技术在不同频段引入零点，可以补偿V_TIA在不同频段受到的传输损失，改善了眼图的质量。

常见的连续时间线性均衡器以MOS管作为差分放大器，漏极上接串联的电阻和电感作为输出端，将并联的电阻和电容耦合到MOS管的源级上，使用电容退化技术引入零点，仅仅能补偿一个频段的损失。

在传统使用RC退化技术作为源级负反馈的CTLE电路中，只有使用了电感峰化技术和电容退化技术引入的两个零点。然而，由于趋肤效应，介电损耗等非理想因素存在，并且考虑到不同的信道长度导致的不同的信道损失，信号失真的程度会不尽相同。如果采用较长的信道，CTLE还可能面临均衡能力不足，无法有效恢复信号失真的情况。

因而，需要设计一种新的连续时间线性均衡器架构来解决电路中的信道损失过大，均衡能力不足的问题。

发明内容

针对现有技术中的至少部分缺陷和不足，本发明实施例提供了一种去加重式连续时间线性均衡器架构，能提高峰化能力、弥补信道损失，且具有低成本的特点。

本发明的一个实施例公开一种去加重式连续时间线性均衡器，包括：

均衡器主电路，包括主输入接口、主输出接口、副输入接口以及副输出接口，所述均衡器主电路用于将从所述主输入接口输入的第一差分信号进行第一均衡处理以输出第二差分信号至所述副输出接口；

去加重电路，连接所述均衡器主电路的所述副输入接口和所述副输出接口，包括滤波器和与所述滤波器连接的放大器，所述去加重电路用于将由所述副输出接口输入的所述第二差分信号进行第二均衡处理以输出第三差分信号至所述副输入接口，由所述均衡器主电路基于所述第一差分信号和所述第三差分信号从所述主输出接口输出第四差分信号。

在一个实施例中，所述均衡器主电路还包括：第一输入晶体管网络、第一负载阻抗网络以及第一退化RC网络；

其中，所述主输入接口、所述副输出接口、所述第一退化RC网络以及所述第一负载阻抗网络分别连接至所述第一输入晶体管网络，且所述第一负载阻抗网络与所述第一输入晶体管网络连接至所述主输出接口；所述第一退化RC网络与所述第一输入晶体管网络连接至所述副输入接口。

在一个实施例中，所述第一输入晶体管网络包括第一晶体管和第二晶体管；所述副输入接口包括第一副输入接口和第二副输入接口，所述副输出接口包括第一副输出接口和第二副输出接口；