[发明专利]去加重式连续时间线性均衡器架构

权利要求书

1.一种去加重式连续时间线性均衡器架构，其特征在于，包括：

均衡器主电路，包括主输入接口、主输出接口、副输入接口以及副输出接口，所述均衡器主电路用于将从所述主输入接口输入的第一差分信号进行第一均衡处理以输出第二差分信号至所述副输出接口；

去加重电路，连接所述均衡器主电路的所述副输入接口和所述副输出接口，包括滤波器和与所述滤波器连接的放大器，所述去加重电路用于将由所述副输出接口输入的所述第二差分信号进行第二均衡处理以输出第三差分信号至所述副输入接口，由所述均衡器主电路基于所述第一差分信号和所述第三差分信号从所述主输出接口输出第四差分信号。

2.如权利要求1所述的去加重式连续时间线性均衡器架构，其特征在于，所述均衡器主电路还包括：第一输入晶体管网络、第一负载阻抗网络以及第一退化RC网络；

其中，所述主输入接口、所述副输出接口、所述第一退化RC网络以及所述第一负载阻抗网络分别连接至所述第一输入晶体管网络，且所述第一负载阻抗网络与所述第一输入晶体管网络连接至所述主输出接口；所述第一退化RC网络与所述第一输入晶体管网络连接至所述副输入接口。

3.如权利要求2所述的去加重式连续时间线性均衡器，其特征在于，所述第一输入晶体管网络包括第一晶体管和第二晶体管；所述副输入接口包括第一副输入接口和第二副输入接口，所述副输出接口包括第一副输出接口和第二副输出接口；

所述主输入接口分别连接至所述第一晶体管的主输入端和所述第二晶体管的主输入端，所述主输出接口分别连接至所述第一晶体管的副输出端和所述第二晶体管的副输出端；

所述第一晶体管的副输出端和所述第二晶体管的副输出端分别连接至所述第一负载阻抗网络，所述第一晶体管的副输入端和所述第二晶体管的副输入端分别连接至所述第一退化RC网络；以及

所述第一副输入接口连接至所述第一晶体管的副输入端，所述第一副输出接口连接至所述第一晶体管的副输出端；所述第二副输入接口连接至所述第二晶体管的副输入端，所述第二副输出接口连接至所述第二晶体管的副输出端。

4.如权利要求2所述的去加重式连续时间线性均衡器，其特征在于，所述第一输入晶体管网络包括第三晶体管，第四晶体管，第五晶体管以及第六晶体管；所述副输入接口包括第一副输入接口和第二副输入接口，所述副输出接口包括第一副输出接口和第二副输出接口；

所述主输入接口分别连接至所述第三晶体管的主输入端和所述第四晶体管的主输入端，所述主输出接口分别连接至所述第五晶体管的副输出端和所述第六晶体管的副输出端；

所述第五晶体管的副输出端和所述第六晶体管的副输出端分别连接至所述第一负载阻抗网络，所述第三晶体管的副输入端和所述第四晶体管的副输入端分别连接至所述第一退化RC网络；所述第三晶体管的副输出端连接所述第五晶体管的副输入端，所述第四晶体管的副输出端连接所述第六晶体管的副输入端，以及所述第五晶体管的主输入端连接所述第六晶体管的主输入端；以及

所述第一副输出接口连接至所述第三晶体管的副输出端，所述第一副输入接口连接至所述第三晶体管的副输入端；所述第二副输出接口连接至所述第四晶体管的副输出端，所述第二副输入接口连接至所述第四晶体管的副输入端。

5.如权利要求1所述的去加重式连续时间线性均衡器架构，其特征在于，所述均衡器主电路包括：一级主电路和与所述一级主电路连接的二级主电路；

所述一级主电路包括第一输入晶体管网络、第一负载阻抗网络以及第一退化RC网络；所述二级主电路包括第二输入晶体管网络、第二负载阻抗网络以及第二退化RC网络；

所述第一退化RC网络以及所述第一负载阻抗网络分别连接至所述第一输入晶体管网络；所述第二退化RC网络以及所述第二负载阻抗网络分别连接至所述第二输入晶体管网络；所述副输入接口与所述第一退化RC网络连接至所述第一输入晶体管网络，所述副输出接口连接至所述第二输入晶体管网络；其中，

所述主输入接口连接至所述第一输入晶体管网络，所述主输出接口连接至所述第二输入晶体管网络和所述第二负载阻抗网络；或者，

所述主输入接口连接至所述第二输入晶体管网络，所述主输出接口连接至所述第一输入晶体管网络和所述第一负载阻抗网络。