[发明专利]兼容IP电路性能仿真的电压降分析方法、装置及电子设备

说明书

本发明的实施例公开了一种兼容IP电路性能仿真的电压降分析方法、装置及电子设备，涉及集成电路技术领域，用于指导电路设计优化，降低电压降对电路性能的影响。所述兼容IP电路性能仿真的电压降分析方法中，IP电路性能仿真包括设置仿真激励、从版图上抽取带寄生参数的电路网表、写测量文件、以及电路仿真，所述电压降分析方法包括：从所述电路网表中查找源端或漏端与电源线或地线相连的MOS管；修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量；在所述电路仿真完成后，获取电压降结果文件。本发明适用于需要进行电压降分析的场合。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种兼容IP电路性能仿真的电压降分析方法、装置、电子设备及存储介质。

背景技术

芯片中的电源线是金属连线，它是有电阻的，当电流流过电阻时，会产生电压降，也就是所谓的IR drop。如果IR drop过大，那就意味着芯片的电源网络不够强壮，真正施加在MOS管上的电源电压会远小于理想电压值，这样会对芯片的性能带来很大影响，所以现在都要对芯片做IR drop分析，优化芯片的电源网络设计。

众所周知，电路在设计过程中要做各种性能仿真，比如时序分析(performance)、功耗分析(power)、面积评估(area，该前三者统称PPA分析)、信号完整性(signalintegrity，SI)验证、模拟电路的对称性设计、时钟抖动(clock jitter)验证等等，而一般的EDA(Electronics Design Automation，电子设计自动化)工具是将IR drop分析与电路的性能仿真分开来做，这样无法直接得到IR drop对电路的各项性能有多大影响。

具体来说，目前业界常用totem工具来分析IP电路(用在芯片上的具有某些特定功能的电路)的IR drop，虽然用totem做IR drop分析比较准确，可以作为IR drop的签核标准，但是由于totem工具和常用的电路仿真工具不是同一家EDA公司提供的，所以在电路的设计过程中，IR drop分析和电路仿真要分开来做，增加了设计流程的负担，而且无法直接得到IR drop对电路的各项性能有多大影响。另外，要使用totem，在工具设置上比较繁琐，通常都是在电路的版图(layout)已经完成后，才会用totem做一次IR drop分析，这时候如果IR drop结果不符合要求，再返回去修改版图，就需要较长的时间。

发明内容

有鉴于此，本发明实施例提供一种兼容IP电路性能仿真的电压降分析方法、装置、电子设备及存储介质，能够将电路的性能仿真和IR drop分析结合在一起，从而指导电路设计优化，降低IR drop对电路性能的影响。

第一方面，本发明实施例提供一种兼容IP电路性能仿真的电压降分析方法，所述IP电路性能仿真包括设置仿真激励、从版图上抽取带寄生参数的电路网表、写测量文件、以及电路仿真，所述电压降分析方法包括：

从所述电路网表中查找源端或漏端与电源线或地线相连的MOS管；

修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量；

在所述电路仿真完成后，获取电压降结果文件。

结合第一方面，在第一方面的一种实施方式中，所述修改所述测量文件，以增加对查找到的MOS管的源端或漏端电压的测量，包括：

若查找到的MOS管的源端或漏端连接的是地线，则增加对该源端或漏端在仿真时间内最大电压的测量；

若查找到的MOS管的源端或漏端连接的是电源线，则增加对该源端或漏端在仿真时间内最小电压的测量。

结合第一方面，在第一方面的另一种实施方式中，所述在所述电路仿真完成后，获取电压降结果文件，包括：

若存在电压降不满足要求的MOS管，则在版图上定位这些MOS管，并修改版图。