[发明专利]对码字中相邻两位错误的检测在审
申请号: | 202010147344.0 | 申请日: | 2020-03-05 |
公开(公告)号: | CN111752745A | 公开(公告)日: | 2020-10-09 |
发明(设计)人: | W·吴;V·科泽科德;D·索马瑟卡哈;J·斯蒂芬;K-W·权 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G06F15/78;H03M13/00 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 黄嵩泉;何焜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 码字 相邻 错误 检测 | ||
1.一种用于错误检测的处理器,包括:
纠错码ECC电路,所述ECC电路用于:
接收包括多个数据位和多个奇偶校验位的码字;
使用奇偶校验检查矩阵H来生成与所接收的码字相关联的校正子向量,其中,所述奇偶校验检查矩阵H包括含N个数据列的数据段和含K个奇偶校验列的奇偶校验段,其中,所述奇偶校验检查矩阵H中具有偶数权重的列的总数量等于N+K-2(K-1)+1;以及
基于所述校正子向量与所述奇偶校验检查矩阵H的比较来检测所述码字中的相邻两位错误。
2.如权利要求1所述的处理器,所述ECC电路用于:
响应于确定所述校正子向量不是零向量并且不等于所述奇偶校验检查矩阵H的任何单个列而检测到所述相邻两位错误;以及
提供对所述相邻两位错误的指示。
3.如权利要求2所述的处理器,所述ECC电路用于:
响应于确定所述校正子向量等于所述奇偶校验检查矩阵H的特定列而检测到一位错误;以及
纠正所述码字中所检测到的一位错误。
4.如权利要求1所述的处理器,其中,所述奇偶校验段中的所述K个奇偶校验列中的每个奇偶校验列具有奇数权重。
5.如权利要求4所述的处理器,其中,所述奇偶校验检查矩阵H的最右侧部分中的2(K-1)-1个数据列具有奇数权重,并且其中,具有偶数权重的所述N+K-2(K-1)+1个数据列位于所述奇偶校验检查矩阵H的最左侧部分中。
6.如权利要求5所述的处理器,所述ECC电路用于:
基于N个数据列和K个奇偶校验列的规格来发起所述奇偶校验检查矩阵H;
利用具有偶数权重的列向量来填充所述奇偶校验检查矩阵H的所述最左侧部分中的所述N+K-2(K-1)+1列;以及
利用具有奇数权重的列向量来填充所述奇偶校验检查矩阵H的所述最右侧部分中的所述2(K-1)-1列。
7.如权利要求6所述的处理器,所述ECC电路用于:
通过对所述奇偶校验检查矩阵H的多对相邻列进行求和来计算多个组合向量。
8.如权利要求7所述的处理器,所述ECC电路用于:
判定所述奇偶校验检查矩阵H的每个列向量都是唯一的并且不等于所述多个组合向量中的任何组合向量。
9.一种用于错误检测的方法,包括:
由纠错码ECC设备接收包括数据位和奇偶校验位的码字;
所述ECC设备使用奇偶校验检查矩阵H来生成与所接收的码字相关联的校正子向量,其中,所述奇偶校验检查矩阵H包括含N个数据列的数据段和含K个奇偶校验列的奇偶校验段,其中,所述奇偶校验检查矩阵H中具有偶数权重的列的总数量等于N+K-2(K-1)+1;以及
所述ECC设备基于所述校正子向量与所述奇偶校验检查矩阵H的比较来检测所述码字中的相邻两位错误。
10.如权利要求9所述的方法,其中,所述奇偶校验检查矩阵H的最右侧部分中的2(K-1)-1列具有奇数权重,并且其中,具有偶数权重的所述N+K-2(K-1)+1列位于所述奇偶校验检查矩阵H的最左侧部分中。
11.如权利要求10所述的方法,进一步包括,在接收所述码字之前:
利用具有奇数权重的列向量来填充所述奇偶校验检查矩阵H的所述最右侧部分中的所述2(K-1)-1列;以及
利用具有偶数权重的列向量来填充所述奇偶校验检查矩阵H的所述最左侧部分中的所述N+K-2(K-1)+1列。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010147344.0/1.html,转载请声明来源钻瓜专利网。