[发明专利]集成电路的静电保护电路

说明书

本发明公开了一种集成电路的静电保护电路，所述集成电路包括保护点，所述静电保护电路包括正向触发电路和反向触发电路；所述正向触发电路包括钳位三极管；所述反向触发电路包括至少一个二极管电路；所述二极管电路包括阴极端和阳极端；所述钳位三极管的集电极与所述保护点电连接，所述钳位三极管的基极与所述阴极端电连接，所述钳位三极管的发射极和所述阳极端接地。本发明提供的集成电路的静电保护电路能够兼顾静电保护效果，且电路占用面积小、寄生器件小，同时能够保证集成电路芯片的正常工作。

技术领域

本发明涉及集成电路领域，特别涉及一种集成电路的静电保护电路。

背景技术

在集成电路制造中，ESD(Electrostatic Discharge，静电释放)是一个重要的可靠性问题。集成电路的制造过程中静电荷会聚集在芯片上，从而产生芯片和其他部位或其他物体的电势差，如果这个电势差很高，那么聚集的电荷就会因为高电场在两者之间瞬间交换，从而产生强大电流和电磁脉冲，损伤或永久损坏芯片，最终会降低产品质量和可靠性，降低产品良率。例如，人体在工作环境中可以产生几百到几千伏的静电压，当其靠近或接触芯片时一旦产生静电放电，就会导致高达数安培的瞬间电流，如果该芯片没有ESD保护，那么就可能造成芯片上器件(如电阻，电容，三极管等)的永久损伤。

随着集成电路高度集成化和缩小化，其对ESD保护电路的要求越来越苛刻。尤其是射频集成电路，不仅要求ESD保护电路全方位地起到保护芯片ESD冲击的作用，而且也要求其占用面积尽可能小，同时寄生器件也要尽量小，这样才能保证不影响射频芯片正常工作。如何兼顾射频集成电路中静电保护效果，同时尽可能的减少电路占用面积及减小寄生器件保证射频芯片的正常工作是急需解决的问题。

发明内容

本发明要解决的技术问题是为了克服现有技术中集成电路的静电保护电路无法兼顾静电保护效果和电路占用面积及寄生器件的尺寸的缺陷，提供一种能够兼顾静电保护效果，且电路占用面积小、寄生器件小，同时能够保证芯片正常工作的集成电路的静电保护电路。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供了了一种集成电路的静电保护电路，所述集成电路包括保护点，所述静电保护电路包括正向触发电路和反向触发电路；

所述正向触发电路包括钳位三极管；

所述反向触发电路包括至少一个二极管电路；所述二极管电路包括阴极端和阳极端；

所述钳位三极管的集电极与所述保护点电连接，所述钳位三极管的基极与所述阴极端电连接，所述钳位三极管的发射极和所述阳极端接地。

本方案中，寄生电容在正常正电压偏置状态下主要来源于钳位三极管的基极和集电极之间的PN结反向偏置寄生电容和二极管电路中的反向偏置寄生电容的等效串联电容。由于PN结在反向工作区寄生电容较小，所以本方案提供的静电保护电路引入的寄生电容小，对受保护集成电路的影响较小。

本方案能够兼顾静电保护效果，且电路占用面积小及寄生器件小，同时能够保证集成电路芯片的正常工作。

较佳地，所述反向触发电路包括一个所述二极管电路，所述二极管电路包括一个二极管；所述二极管的阴极为所述阴极端，所述二极管的阳极为所述阳极端。

本方案中，静电保护电路只用到了两个器件，可以能够最大程度的减少占用集成电路芯片的面积，从而降低成本；同时本静电保护电路的正向ESD触发电压范围广，对受保护集成电路的寄生影响小，可以有效地解决集成电路的ESD问题。

较佳地，所述反向触发电路包括多个所述二极管电路，每个所述二极管电路包括一个二极管；多个所述二极管按照阴极的方向一致的方式串联，串联后的多个所述二极管的阴极朝向的一端为所述阴极端，串联后的多个所述二极管的阳极朝向的一端为所述阳极端。