[发明专利]一种面向处理器芯片的静电放电抗扰度测试方法及组件

说明书

本发明涉及集成电路检测技术领域，公开一种面向处理器芯片的静电放电抗扰度测试组件及方法，以提高测试的精细度和便利性。本发明组件包括：分别用于测试IC芯片不同引脚抗扰度的无电容探针和带电容探针；探针连接器，一端用于连接静电放电发生器的输出端，一端用于能拆卸的连接所述无电容探针或所述带电容探针。所述带电容探针所携带的电容为能串联在所述探针连接器与被测高速DDR芯片单端信号引脚之间的耦合电容。所述无电容探针用于将所述探针连接器与高速DDR芯片差分信号的引脚进行连接；且所述组件还包括：针对差分引脚设置有并联的耦合电容将以对接被测高速DDR芯片差分信号双端引脚的定制PCB测试板。

技术领域

本发明涉及集成电路检测技术领域，尤其涉及一种面向处理器芯片的静电放电抗扰度测试组件及方法。

背景技术

ESD(Electro-static discharge，静电放电)是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。

ESD测试即静电放电测试，用来对电子和电气设备直接来自操作者和对近邻物体的静电放电时的抗扰能力进行验证。因为静电通常瞬间电压非常高(大于几千伏)，是造成电子元器件或者集成电路造成过度电应力(EOS：Electrical Over Stress)的主要元凶；作为电子工业的损坏原因之一，会影响生产合格率，制造成本，产品质量。随着集成电路产品的制造工艺不断发展，集成电路的抗静电损伤能力需要被更精确的测量。

目前只有系统级的静电放电标准ISO10605、IEC 61000-4-2，以及根据系统级标准发布的测试控制装置，如：专利公开号：CN106526366A。在标准Generic IC EMC TestSpecification中关于ESD的描述为系统级ESD。

目前集成电路的标准使用范围大多为电子元器件，而并没有针对IC具体到引脚的静电放电测试标准，更未制定完备的集成电路高速信号注入标准。本发明是针对集成电路领域，参考IEC 61000-4-2中静电放电波形及标准布置，设计一种面向处理器芯片的静电放电抗扰度测试方法。

发明内容

本发明目的在于公开一种面向处理器芯片的静电放电抗扰度测试组件及方法，以提高测试的精细度和便利性。

为达上述目的，本发明公开一种面向处理器芯片的静电放电抗扰度测试组件，包括：

分别用于测试IC芯片不同引脚抗扰度的无电容探针和带电容探针；

探针连接器，一端用于连接静电放电发生器的输出端，一端用于能拆卸的连接所述无电容探针或所述带电容探针。

优选地，所述带电容探针所携带的电容为能串联在所述探针连接器与被测高速DDR芯片单端信号引脚之间的耦合电容。

优选地，所述无电容探针用于将所述探针连接器与高速DDR芯片差分信号的引脚进行连接；且所述组件还包括：针对差分引脚设置有并联的耦合电容将以对接被测高速DDR芯片差分信号双端引脚的定制PCB测试板。

为达上述目的，本发明还公开一种面向处理器芯片的静电放电抗扰度测试方法，包括：

将被测IC芯片的引脚划分为两种类型；一类基于无电容探针进行抗扰度测试，一类基于带电容探针进行抗扰度测试；

确定被测引脚的类型，选择相应的无电容探针或带电容探针经探针连接器连接静电放电发生器以进行测试。

优选地，当测量高速DDR芯片的单端信号时，选用所述带电容探针进行测试，所述带电容探针所携带的电容为能串联在所述探针连接器与被测高速DDR芯片单端信号引脚之间的耦合电容；当测量高速DDR芯片的差分信号时，选用针对差分引脚设置有并联的耦合电容将以对接被测高速DDR芯片差分信号双端引脚的定制PCB测试板，然后选用无电容探针进行测试。