[实用新型]低噪声低纹波型斩波稳定仪表放大器电路

权利要求书

1.一种低噪声低纹波型斩波稳定仪表放大器电路，其特征在于，包括低增益高频通路、高增益低频通路和残余纹波消除环路，所述低增益高频通路由运放G_m3和运放G_m4组成，所述高增益低频通路由斩波器CH1、运放G_m1、斩波器CH2、运放G_m2、开关电容陷波滤波器NOTCH和运放G_m4组成，所述残余纹波消除环路由感应电容C₄₁和C₄₂、共源共栅缓冲器CascodeBuffer1、斩波器CH3、共源共栅缓冲器Casccode Buffer2、积分电容C_int、运放G_m5组成。

2.根据权利要求1所述的低噪声低纹波型斩波稳定仪表放大器电路，其特征在于，该电路的输入采用并联的方式连接两条通道，第一条输入与G_m3的输入端相连，G_m3的输出端与G_m4的输入端相连；第二条输入与CH1的输入端相连，CH1的输出端与G_m1的输入端相连，G_m1的输出端与CH2的输入端相连，CH2的输出端与NOTCH的输入端相连， NOTCH的输出端与G_m2的输入端相连，G_m2的输出端与G_m4的输入端相连，同时，CH2的输出端一端还经一电容C₄₁连接Cascode Buffer1的输入端一端，CH2的输出端另一端还经一电容C₄₂连接Cascode Buffer1的输入端另一端，Cascode Buffer1的输出端与CH3的输入端相连，CH3的输出端与CascodeBuffer2的输入端相连，Cascode Buffer2的输出端接C_int，同时Cascode Buffer2的输出端还与G_m5的输入端连接，G_m5的输出端接入CH2的输入端；CH2的输出端另一端还经一电容C₃₁连接至G_m4的输出端，CH2的输出端一端还经一电容C₃₂连接至GND，NOTCH输出端一端还经一电容C₂₁连接至G_m4的输出端，NOTCH输出端另一端还经一电容C₂₂连接至GND，Gm4的输入端一端还经一电容C₁₁连接至G_m4的输出端，Gm4的输入端另一端还经一电容C₁₂连接至GND，G_m4的输出端作为低噪声低纹波型斩波稳定仪表放大器电路的输出端。

3.根据权利要求1或2所述的低噪声低纹波型斩波稳定仪表放大器电路，其特征在于，所述NOTCH包括第一至第八开关管组、第一电容、第二电容，所述第一至第八开关管组均包括两个MOS管，其一MOS管的源极与另一MOS管的漏极连接作为所述开关管组的第一端，其一MOS管的漏极与另一MOS管的源极连接作为所述开关管组的第二端，其一MOS管的栅极与另一MOS管的栅极由完全反向的时钟提供控制信号；第一开关管组的第一端与第五MOS管组的第二端相连接作为所述NOTCH的第一输入端，第一开关管组的第二端与第二开关管组的第二端相连接，并经第一电容与第三开关管组的第二端、第六开关管组的第二端连接，第二开关管组的第一端与第四开关管组的第二端相连接作为所述NOTCH的第一输出端，第三开关管组的第一端与第七开关管组的第二端相连接作为所述NOTCH的第二输入端，第四开关管组的第一端与第五开关管组的第一端相连接，并经第二电容与第七开关管组的第一端、第八开关管组的第一端连接，第六开关管组的第一端与第八开关管组的第二端相连接作为所述NOTCH的第二输出端。

4.根据权利要求1或2所述的低噪声低纹波型斩波稳定仪表放大器电路，其特征在于，所述Cascode Buffer1由MOS管NM3和NM4组成，Cascode Buffer2由MOS管NM5和NM6组成。