[发明专利]包括程序代码的计算机可读介质和制造半导体装置的方法

权利要求书

1.一种包括程序代码的计算机可读介质，在所述程序代码由处理器执行时所述处理器执行以下步骤：

在层上布置电有效图案，所述电有效图案具有第一宽度和第一最小余量区域；

在所述层上布置第一虚设图案，所述第一虚设图案具有比所述第一宽度宽的第二宽度并且具有第二最小余量区域；以及

响应于所述电有效图案和所述第一虚设图案的面积的总和与所述层的面积的第一比在参考范围之外，在所述层上布置第二虚设图案，所述第二虚设图案具有第三宽度和第三最小余量区域，

其中，所述第三宽度与所述第一宽度相同或比所述第一宽度宽，并且比所述第二宽度窄。

2.根据权利要求1所述的计算机可读介质，其中，所述第三最小余量区域的宽度比所述第一最小余量区域的宽度宽或者与所述第一最小余量区域的宽度相同，并且比所述第二最小余量区域的宽度窄。

3.根据权利要求1所述的计算机可读介质，其中，在所述程序代码被执行时所述处理器布置所述第二虚设图案，使得所述第三最小余量区域不与所述电有效图案和所述第一虚设图案交叉。

4.根据权利要求1所述的计算机可读介质，其中，在所述程序代码被执行时所述处理器还执行以下步骤：

响应于所述电有效图案、所述第一虚设图案和所述第二虚设图案的面积的总和与所述层的面积的第二比在所述参考范围之外，使所述电有效图案延伸。

5.根据权利要求1所述的计算机可读介质，其中，在所述程序代码被执行时所述处理器还执行以下步骤：

响应于所述电有效图案、所述第一虚设图案和所述第二虚设图案的面积的总和与所述层的面积的第二比在所述参考范围之外，使所述第一虚设图案延伸。

6.根据权利要求1所述的计算机可读介质，其中，在所述程序代码被执行时所述处理器还执行以下步骤：

检查通过所述电有效图案的电信号的时序；以及

验证形成有所述电有效图案、所述第一虚设图案和所述第二虚设图案的所述层的布局。

7.根据权利要求6所述的计算机可读介质，其中，所述验证步骤包括设计规则检查、电学规则检查以及布局与原理图对比。

8.根据权利要求1所述的计算机可读介质，其中，所述电有效图案在所述层上布置在多条布线轨迹之中的第一布线轨迹上，

其中，所述第一虚设图案布置在包括所述多条布线轨迹之中的两条或更多条布线轨迹的第二布线轨迹上，并且

其中，所述第二虚设图案布置在所述多条布线轨迹之中的任何一条布线轨迹上。

9.根据权利要求1所述的计算机可读介质，其中，所述第一最小余量区域是在距离所述电有效图案第一距离以内的区域，

其中，所述第二最小余量区域是在距离所述第一虚设图案第二距离以内的区域，并且

其中，所述第三最小余量区域是在距离所述第二虚设图案第三距离以内的区域，

其中，所述第三距离小于所述第二距离并且等于或大于所述第一距离。

10.一种制造半导体装置的方法，所述方法包括：

通过使用布局设计工具在层上布置电有效图案，所述电有效图案具有第一宽度和第一最小余量区域；

通过使用所述布局设计工具在所述层上布置第一虚设图案，所述第一虚设图案具有比所述第一宽度宽的第二宽度并且具有第二最小余量区域；

通过使用所述布局设计工具，响应于所述电有效图案和所述第一虚设图案的面积的总和与所述层的面积的第一比在参考范围之外，在所述层上布置第二虚设图案，所述第二虚设图案具有第三宽度和第三最小余量区域；

基于包括所述电有效图案、所述第一虚设图案和所述第二虚设图案的布局来生成掩模；以及

通过使用所述掩模来制造半导体装置，

其中，所述第三宽度与所述第一宽度相同或比所述第一宽度宽，并且比所述第二宽度窄。