[发明专利]一种铜镀钯再镀镍键合丝及其制备方法

说明书

本发明公开了一种铜镀钯再镀镍键合丝，包括铜丝基材，所述铜丝基材表面依次镀覆有镀钯层和镀镍层，本发明还公开了所述铜镀钯再镀镍键合丝的制备方法，本发明的有益效果是所述铜丝基材的外表面依次镀覆有镀镍层、镀钯层和镀金层；由于铜和镍的结合力很好，镍和钯的结合力也很好，该镀层方式解决了铜钯结合力差，大大提高了成品率和生产效率；实现了结合力高，键合力强，方便镍钯金框架的焊接且焊点无变形缺陷，能够防止后续拉丝过程中剥落和裂纹的效果。

技术领域

本发明涉及半导体集成电路芯片封装领域，具体是一种铜镀钯再镀镍键合丝及其制备方法。

背景技术

半导体集成电路制造完成后所得的芯片虽然已经具有特定的功能，但是要实现该功能，必须通过与外部电子元件的连接。而半导体集成电路芯片需要经过与封装体的键合工序，最终得到芯片封装，如此才能通过封装的引脚与外部电子元件连接。在芯片与封装体的键合工艺中，都通过键合线将芯片上的焊盘与封装体的引脚进行电连接。所以键合线是实现芯片功能必不可少的材料。

对于当前半导体封装用键合丝替代材料的选择，市场主要选择镀钯铜线。镀钯铜线具有高电导率和导热率，并能形成更可靠的金属间结合层，由此带来高温环境下的产品可靠性优势。相对于金线，具有较高的杨氏模量，因此，镀铜线具有更好的线弧特性。但是，其延展性不好，在加工过程中容易被破坏。

发明内容

本发明的目的在于提供一种铜镀钯再镀镍键合丝及其制备方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种铜镀钯再镀镍键合丝，包括铜丝基材，所述铜丝基材表面依次镀覆有镀钯层和镀镍层。

作为本发明进一步的方案：所述铜丝基材通过在高纯铜中添加微量金属元素进行单晶熔炼制成，所述高纯铜的纯度大于99.9995%。

作为本发明进一步的方案：所述微量金属元素为铬、银和金，所述高纯铜与铬、银以及金之间的按照重量份的比例为99:0.4:0.4:0.2。

作为本发明进一步的方案：所述镀钯层的厚度为0.06um～0.12μm，镀镍层厚度为3um～5.0um。

作为本发明进一步的方案：所述镀钯层采用纯度大于99.99%的金属钯为原料，所述镀镍层采用纯度大于99.99%的金属镍为原料。

作为本发明进一步的方案：所述铜镀钯再镀镍键合丝的直径为15～40μm。

本实施例中，所述铜镀钯再镀镍键合丝的制备方法，步骤如下：

1）将高纯铜置入熔炼炉熔化，然后按配比加入铬、银和金，经过单晶熔炼并拉伸成直径为0.25mm的铜芯；

2）通过电镀或化学镀或真空镀将纯度大于99.99%的金属钯镀于步骤1）所获得的铜芯表面；

3）经过高压清洗后，通过电镀或化学镀或真空镀将纯度大于99.99%的金属镍镀于步骤2）所获得的镀钯层表面；

4）将表面镀钯镍銅丝基材进行超细拉伸，获得表面镀钯镍键合丝；

5）将表面镀钯镍键合丝进行动态连续退火，退火温度为490-510°C，温区总长度700mm，退火速度1.5m/sec，得所需铜镀钯再镀镍键合丝。

与现有技术相比，本发明的有益效果是：本发明的有益效果是所述铜丝基材的外表面依次镀覆有镀镍层、镀钯层和镀金层；由于铜和镍的结合力很好，镍和钯的结合力也很好，该镀层方式解决了铜钯结合力差，大大提高了成品率和生产效率；实现了结合力高，键合力强，方便镍钯金框架的焊接且焊点无变形缺陷，能够防止后续拉丝过程中剥落和裂纹的效果。

附图说明

图1为铜镀钯再镀镍键合丝的示意图。