[发明专利]FPGA运算电路和斯皮尔曼秩次相关系数的求解方法

说明书

本发明实施例公开了一种FPGA运算电路和斯皮尔曼秩次相关系数的求解方法，该电路包括：比较器阵列，减法器阵列，阵列乘法累加器，乘法器，开方器，除法器，排序电路，行、列存储块，流水线，控制单元，寄存器。本发明实施例提供的技术方案，通过改进由广义相关系数导出斯皮尔曼秩次相关系数的部分定义式，从而能够简化基于广义相对系数设计的FPGA运算硬件电路，加快运算速度，达到实时、快速对SR求解目的。

技术领域

本发明实施例涉及数据处理技术领域，尤其涉及FPGA运算电路和斯皮尔曼秩次相关系数的求解方法。

背景技术

相关分析发端于1900年代统计学开创时期，目前仍是统计信号处理领域的研究热点。所谓相关，是表征两个随机变量或两路信号之间的统计关系强弱的指标。如果一个随机变量随着另外一个随机变量的增大(减小)而增大(减小)，则该两个随机变量满足正相关关系；反之，如果一个随机变量随着另外一个随机变量的增大(减小)而减小(增大)，则该两个随机变量满足负相关关系。在生物医学上，多通道信号(脑电波、心电图等)的相关性分析至关重要，但在实际应用中，采集的数据难免受到噪声的干扰，特别是脉冲干扰。而相关文献已经证明，当两个变量或通道的样本数据受到脉冲噪声的干扰时，心理学家Spearman提出的斯皮尔曼秩次相关系数(Spearman's rho，SR)有很好的稳健性，能够很好的解决脉冲噪声干扰的问题，这使得SR在含有脉冲噪声干扰的多通道信号的相关性分析中应用越来越广泛，因此，对SR的快速求解有很大的实际意义。

现有技术中，一方面多采用CPU对SR进行计算求解，但由于CPU主要采用串行的计算方式，因此受限于串行运算的局限性，导致CPU对SR的计算求解比较耗时；另一方面也有利用FPGA设计数学运算电路对SR进行计算求解的，但其需要对两路信号X_i、Y_i分别求秩次P_i和Q_i，需要两个排序电路，不仅也存在耗时较长的问题，且电路结构还比较复杂。

发明内容

本发明提供一种FPGA运算电路和斯皮尔曼秩次相关系数的求解方法，以提高数学运算速度，实现对SR的快速求解。

为达此目的，本发明采用以下技术方案：

第一方面，本发明实施例提供了一种FPGA运算电路，包括：

比较器阵列，用于根据信号X_i计算a_ij；

减法器阵列，用于根据信号Y_i计算b_ij；

阵列乘法累加器，用于计算

乘法器，用于计算T2×T3；

开方器，用于计算

除法器，用于计算

排序电路，用于升序排列信号Y_i，返回Y_i的秩次Q₁…Q_n；

行、列存储块，用于串行寄存信号X_i或者并行寄存秩次Q₁…Q_n，其支持块寻址；

流水线，用于暂存中间运算结果；

控制单元，用于时序控制阵列乘法累加器；

寄存器，用于寄存最终运算结果；

信号在送入该电路后执行的运算步骤为：

1)信号X_i送入行、列存储块中，得到X₁…X_i…X_n和X₁…X_j…X_n，完成一级缓存；