[发明专利]存储系统及其操作方法

说明书

一种存储系统，包括：ECC单元，其适用于：基于经由通道提供的第二数据、第二DBI标志和第二奇偶校验码，通过校正第二数据来产生第三数据以及通过校正第二DBI标志来产生第三DBI标志；DBI单元，其适用于：基于第三数据和第三DBI标志，通过确定分别与构成第三DBI标志的多个DBI标志位相对应的多个第三数据位是否被反相来产生第四数据；以及DM单元，其适用于：基于第二数据来产生指示是否对构成第四数据的多个第四数据位执行写入操作的DM标志。

相关申请的交叉引用

本申请要求于2017年4月18日提交的申请号为10-2017-0050011和2018年4月6日提交的申请号为10-2018-0040551的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

示例性实施例涉及一种存储系统，更具体地，涉及一种包括ECC单元、DBI(数据总线反相)单元和DM(数据存储器)单元的存储系统及其操作方法。

背景技术

在高性能电子系统中广泛使用的半导体器件在容量和速度二者方面都在增加。作为半导体器件的动态随机存取存储器(DRAM)是通过储存在电容器中的电荷来确定数据的易失性存储器。

随着DRAM的工作速度加快和DRAM的储存容量增加，逐渐需要高可靠性的数据传输和低功耗。

为了加快存储系统的速度和减小存储系统的尺寸，对包括ECC单元、DBI单元和DM单元的存储系统的需求越来越大。相应地，对包括ECC单元、DBI单元和DM单元的进一步改进的存储系统的需求越来越大。

发明内容

各种实施例针对一种能够使在使用ECC单元、DBI单元和DM单元的全部或部分的各种情况下的存储系统的面积、功耗和操作时间最优的方法。

此外，各种实施例针对独立于ECC单元而操作的DM单元。

此外，各种实施例针对反复执行DBI操作以使传输或接收的高逻辑的数据位最小化。

此外，各种实施例针对使冗余地应用有ECC单元的功能和DM单元的功能的器件和操作最小化和简化。

在一个实施例中，一种存储系统包括：ECC单元，其适用于：基于经由通道提供的第二数据、第二DBI标志和第二奇偶校验码，通过校正第二数据来产生第三数据以及通过校正第二DBI标志来产生第三DBI标志；DBI单元，其适用于：基于第三数据和第三DBI标志，通过确定分别与构成第三DBI标志的多个DBI标志位相对应的多个第三数据位是否被反相来产生第四数据；以及DM单元，其适用于：基于第二数据来产生指示是否对构成第四数据的多个第四数据位执行写入操作的DM标志。

第二数据可以包括多个第二数据组，以及DM单元可以在每个第二数据组包括的多个比特位的高逻辑的数量等于或大于掩蔽值(masking value)时产生高逻辑的DM标志位。

DM单元可以在每个第二数据组中包括的所述多个比特位的高逻辑的数量小于掩蔽值时产生低逻辑的DM标志位。

第一数据可以在第二数据穿过通道之前为原始数据，以及第一数据可以包括多个第一数据组。

掩蔽值可以比数据掩蔽模式边界值(data masking pattern boundary value)小，以及数据掩蔽模式边界值可以为每个第一数据组中包括的多个比特位的高逻辑的数量的边界值，所述边界值用来无论每个第一数据组中包括的所述多个比特位是否出现单个错误都使能DM单元向DM标志输入高逻辑。

掩蔽值可以比数据模式边界值(data pattern boundary value)大，以及数据模式边界值可以为每个第一数据组中包括的多个比特位的高逻辑的数量的边界值，所述边界值用来无论每个第一数据组中包括的所述多个比特位是否出现单个错误都使能DM单元向DM标志输入低逻辑。