[发明专利]共栅晶体管、集成电路及电子装置

说明书

本发明提供了一种共栅晶体管、集成电路及电子装置，所述共栅晶体管包括栅极相互连接的第一至第五晶体管五个晶体管，这五个晶体管的栅极层连为一体而形成一个栅极图形，且第二、第四晶体管的漏极和第一晶体管的源极相连接的电路节点以及第三、第五晶体管的源极和第一晶体管的漏极相连接的电路节点均位于所述栅极图形之下，从而缩小了这五个晶体管的版图面积，基于所述共栅晶体管的集成电路，可以极大的节省电路版图设计空间以及版图设计难度，有利于高PPI的显示装置和其他高集成度的电子装置设计。

技术领域

本发明涉及显示技术领域，特别涉及共栅晶体管、集成电路及电子装置。

背景技术

在电路设计中，共栅晶体管是一种常见的晶体管组结构，其包括两个以上独立的晶体管，且这些晶体管的栅极相互电连接。然而，现有的共栅晶体管在版图设计中存在着占用版图空间过大的问题，不利于提高电路板的集成度和性能，例如在目前的一些有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode,AMOLED)显示器的像素补偿电路(如7T1C电路结构)中，薄膜晶体管(TFT)数量比较多，而其中的共栅晶体管在版图设计中占用版图空间比较大，影响了产品PPI的提高。

发明内容

本发明的目的在于提供一种共栅晶体管、集成电路及电子装置，能够减小共栅晶体管的版图面积，有利于提高电路板的集成度。

为解决上述技术问题，本发明提供一种共栅晶体管，包括栅极相互电连接的第一至第五晶体管，其中，第二晶体管和第四晶体管的漏极共同连接到第一晶体管的源极，第三晶体管和第五晶体管的源极共同连接到第一晶体管的漏极，且第一至第五晶体管的栅极层连为一体而形成一个栅极图形，第二晶体管、第四晶体管的漏极和第一晶体管的源极相连接的电路节点以及第三晶体管、第五晶体管的源极和第一晶体管的漏极相连接的电路节点均位于所述栅极图形的下方。

可选的，所述栅极图形的形状为矩形、“U”字形、工”字形或“H”字形。

可选的，所述第一至第五晶体管的沟道均位于所述栅极图形的下方并按“H”或“工”字形排列，其中，所述第二晶体管和第四晶体管的沟道同位于所述第一晶体管的沟道的一侧，所述第三晶体管和第五晶体管的沟道同位于所述第一晶体管的沟道的另一侧。

可选的，所述第一至第五晶体管均为薄膜晶体管。

可选的，所述第一至第五晶体管的源极、漏极、沟道采用采用同一层半导体材料形成。

本发明还提供一种集成电路，包括上述之一的共栅晶体管。

可选的，所述集成电路为像素补偿电路，还包括第六晶体管,所述第六晶体管的栅极接入一扫描信号，所述第六晶体管的第一极连接所述第四晶体管的源极，所述第六晶体管的第二极接入一数据信号；和/或，所述集成电路为像素补偿电路，还包括第七晶体管和第八晶体管，所述第七晶体管的栅极接入所述扫描信号或者电连接至所述第六晶体管的栅极，所述第七晶体管的第一极连接所述第八晶体管的第二极，所述第七晶体管的第二极连接所述第五晶体管的漏极，所述第八晶体管的栅极接入另一扫描信号，所述第八晶体管的第一极接入一参考电压信号。

可选的，所述集成电路为像素补偿电路，还包括第九晶体管、第十晶体管和第十一晶体管中的至少一个，其中，所述第九晶体管和所述第十晶体管的栅极均接入一发射控制信号，所述第九晶体管的第一极连接至第一电源，所述第九晶体管的第二极连接所述第二晶体管的源极，所述第十晶体管的第一极连接所述第三晶体管的漏极，所述第十晶体管的第二极连接有机发光二极管的阳极，所述第十一晶体管的栅极接入第三扫描信号，所述第十一晶体管的第一极连接至所述有机发光二极管的阳极，所述第一电源还通过一电容连接至所述第一晶体管的栅极，所述有机发光二极管的阴极连接至第二电源。

本发明还提供一种电子装置，包括上述之一的集成电路。

可选的，所述电子装置为有机发光显示器。