[发明专利]一种循环冗余校验方法、设备及存储介质

说明书

本发明公开了一种循环冗余校验方法、设备及存储介质。其中，该循环冗余校验方法包括如下步骤：将第一校验码CSA_i‑1和第二校验码CSB_i‑1作为数据序列P_i的初值与数据序列构成输入数据序列；分别进行CRC第一校验模式和CRC第二校验模式的校验，得到第一校验码CSA_i和第二校验码CSB_i，将第一校验码CSA_i与上一个数据序列P_i‑1的第二校验码CSB_i‑1连接到一起构成新数据序列；对构成的新数据序列再进行CRC第一校验模式的校验，得出数据序列P_i的校验码；计数器的数值逐一增加，重复上述步骤，直至所有传输的数据序列全部校验完成，得到所有数据序列的校验码。该方法避免了传统CRC32异或运算的信息丢失，在不增加资源消耗的基础上，提高了校验的准确性。

技术领域

本发明涉及一种循环冗余校验方法、设备及存储介质，属于集成电路测试技术领域。

背景技术

为了保证高速数据通信和测试中数据传输的可靠性，防止接收端收到的信息产生误码，CRC CRC(Cyclic Redundancy Check,循环冗余校验)算法被广泛应用。该算法具有编码简单，纠错能力强，误码率低的特点，是一种高效的差错检测方案。

循环冗余校验码的计算一般可分为软件和硬件实现两种方法。Martin R,RiehleD,Buschmann F研究了最常用的以按字节查表法和半字节查表法为基础的软件实现的方法,Gam D.Nguyen提出了不依赖查找表的软件实现方法，该方法可以消除或大大减少许多步骤的多项式除法。然而上述软件算法均无法满足高速系统校验的要求。

因此，目前大多数循环冗余校验码都使用硬件电路，如通过线性反馈移位寄存器LSFR来实现。这种方法简单直观，但每次只能处理一位二进制数据,速度很慢。

为了解决上述问题，CRC并行算法应运而生。该算法可以在一定程度上提高数据处理的速度。但是，在编码校验的过程中，有可能发生了出现错误而不能被发现的情况，所以必须保证校验的差错控制在合理的范围内。

如果错误独立发生，误码率为P，则

P＝[2^-r-2^-n,2^-r] (1)

其中n是编码长度，r是生成多项式的阶。由式(1)可以看出，若要减小误码率，需要增加CRC的阶数，但会导致传输的有效带宽减少，并且硬件复杂度增加，从而使整个系统性能降低。

而且，传统的CRC并行算法需要占用大量的存储资源和逻辑资源，降低了系统的处理性能，所以，一种可以有效地减小误码率的新的循环冗余校验方法成为迫切需求。

发明内容

针对现有技术的不足，本发明所要解决的首要技术问题在于提供一种循环冗余校验方法。

本发明所要解决的另一技术问题提供一种循环冗余校验设备。

为实现上述发明目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种循环冗余校验方法，包括如下步骤：

将第一校验码CSA_i-1和第二校验码CSB_i-1作为数据序列P_i的初值与数据序列构成输入数据序列；分别进行CRC第一校验模式和CRC第二校验模式的校验，得到第一校验码CSA_i和第二校验码CSB_i，其中，i为正整数的计数器，i＝1,2,……；CSB₀为N位’0’序列，N为第二校验码的二进制位数，CSA₀为M位’0’序列，M为第一校验码的二进制位数；