[发明专利]一种循环冗余校验方法、设备及存储介质

权利要求书

1.一种循环冗余校验方法，其特征在于包括如下步骤：

将第一校验码CSA_i-1和第二校验码CSB_i-1作为数据序列P_i的初值与数据序列构成输入数据序列；分别进行CRC第一校验模式和CRC第二校验模式的校验，得到第一校验码CSA_i和第二校验码CSB_i，其中，i为正整数的计数器，i＝1,2,……；CSB₀为N位’0’序列，N为第二校验码的二进制位数，CSA₀为M位’0’序列，M为第一校验码的二进制位数；

将第一校验码CSA_i与上一个数据序列P_i-1的第二校验码CSB_i-1连接到一起构成新数据序列；

对构成的新数据序列再进行CRC第一校验模式的校验，得出数据序列P_i的校验码；

计数器的数值逐一增加，重复上述步骤，直至所有传输的数据序列全部校验完成，得到所有数据序列的校验码。

2.如权利要求1所述的循环冗余校验方法，其特征在于用于HDMI测试时，包括如下步骤：

S21，HDMI信号通过解码芯片进行解码，将解码后的数据序列P_i发送到FPGA；

S22，将第一校验码CSA_i-1和第二校验码CSB_i-1作为数据序列P_i的初值与数据序列构成输入数据序列；分别进行CRC第一校验模式和CRC第二校验模式的校验，得到第一校验码CSA_i和第二校验码CSB_i；

S23，将第一校验码CSA_i与上一个数据序列P_i-1的第二校验码CSB_i-1连接到一起构成新数据序列；

S24，对构成的新数据序列再进行CRC第一校验模式的校验，得出数据序列P_i的校验码；

S25，计数器的数值逐一增加，重复上述步骤S22～S24，直至FPGA接收的数据序列全部传输完毕，得到FPGA中所有数据序列的校验码；

S26，提取FPGA中最后一个数据序列的校验码，将校验得出的数据序列与理论数据序列进行比较，判断HDMI信号是否正确。

3.如权利要求1或2所述的循环冗余校验方法，其特征在于：

所述CRC第一校验模式为比CRC第二校验模式位数高的循环冗余校验模式。

4.如权利要求3所述的循环冗余校验方法，其特征在于：

所述CRC第一校验模式为CRC32校验模式；

所述CRC第二校验模式为CRC8校验模式。

5.如权利要求4所述的循环冗余校验方法，其特征在于：

第一校验码CSA_i存储在第一校验码寄存器中；所述第一校验码寄存器长度为32位；

第二校验码CSB_i存储在第二校验码寄存器中；所述第二校验码寄存器的长度为8位。

6.如权利要求5所述的循环冗余校验方法，其特征在于：

第一校验码CSA_i-1为第一校验码寄存器的初值；第二校验码CSB_i-1为第二校验码寄存器的初值。

7.如权利要求1或2所述的循环冗余校验方法，其特征在于：

将第一校验码CSA_i与上一个数据序列P_i-1的第二校验码CSB_i-1连接到一起构成新数据序列，是指将二进制序列的第二校验码CSB_i-1连到第一校验码CSA_i之后形成一个新数据位序列。